公开(公告)号：DE112013005882T5

公开(公告)日：2015-08-27

申请号：DE112013005882

申请日：2013-10-21

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  BUSABA FADI YUSUF ,  SHUM CHUNG-LUNG KEVIN ,  CARLOUGH STEVEN R

IPC: G06F9/38

Abstract: Ausführungsformen beziehen sich auf eine Gegenpfadausführung auf Grundlage eines Zuverlässigkeitsschwellenwertes für eine Verzweigungsvorhersage. Ein Aspekt beinhaltet ein Ermitteln einer Verzweigungsvorhersage für einen ersten Verzweigungsbefehl, der während einer Ausführung eines ersten Threads auftritt, wobei die Verzweigungsvorhersage einen Primärpfad und einen Gegenpfad für den ersten Verzweigungsbefehl angibt. Ein weiterer Aspekt beinhaltet ein Ausführen des Primärpfades durch den ersten Thread. Ein weiterer Aspekt beinhaltet ein Ermitteln einer Zuverlässigkeit der Verzweigungsvorhersage und ein Vergleichen der Zuverlässigkeit der Verzweigungsvorhersage mit einem Zuverlässigkeitsschwellenwert. Ein noch weiterer Aspekt beinhaltet auf Grundlage dessen, dass die Zuverlässigkeit der Verzweigungsvorhersage geringer als der Zuverlässigkeitsschwellenwert ist, ein Starten eines zweiten Threads, der den Gegenpfad des ersten Verzweigungsbefehls ausführt, wobei der zweite Thread parallel zu dem ersten Thread ausgeführt wird.

公开(公告)号：DE112013000330T5

公开(公告)日：2014-10-09

申请号：DE112013000330

申请日：2013-01-11

Applicant: IBM

Inventor： KRYGOWSKI CHRISTOPHER ANTHONY ,  PRASKY BRIAN ROBERT ,  BUSABA FADI YUSUF ,  SHUM CHUNG-LUNG KEVIN ,  CARLOUGH STEVEN

IPC: G06F11/24

Abstract: Es wird ein Neubewertungsprozess bereitgestellt, mittels dessen ein oder mehrere Betriebsparameter eines Prozessors angepasst werden, um die Funktionsfähigkeit des Prozessors zu verbessern (z. B. die Anzahl der Fehler zu verringern). Als Parameter kommen beispielsweise eine Spannung und/oder eine Taktfrequenz infrage. Bei dem Prozessor kann es sich um einen inaktiven oder einen aktiven Prozessor handeln, für den der Neubewertungsprozess durchgeführt wird. Der Prozess wird in einem Fall in Echtzeit durch eine Hardwaresteuereinheit durchgeführt.

公开(公告)号：DE112013005882B4

公开(公告)日：2020-12-24

申请号：DE112013005882

申请日：2013-10-21

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  SHUM CHUNG-LUNG KEVIN ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  BUSABA FADI YUSUF ,  CARLOUGH STEVEN R

IPC: G06F9/38

Abstract: Computersystem für eine Gegenpfadausführung auf Grundlage eines Zuverlässigkeitsschwellenwertes für eine Verzweigungsvorhersage, wobei das System aufweist:- einen Prozessor, wobei der Prozessor einen Prozessor für simultanes Multithreading (SMT) aufweist und er ein Verfahren durchführt, das aufweist:- Ermitteln einer Verzweigungsvorhersage für einen ersten Verzweigungsbefehl, der während einer Ausführung eines ersten Threads auftritt, wobei die Verzweigungsvorhersage einen Primärpfad und einen Gegenpfad für den ersten Verzweigungsbefehl angibt;- Ausführen des Primärpfades durch den ersten Thread;- Ermitteln einer Zuverlässigkeit der Verzweigungsvorhersage;- Vergleichen der Zuverlässigkeit der Verzweigungsvorhersage mit einem Zuverlässigkeitsschwellenwert; und- auf Grundlage dessen, dass die Zuverlässigkeit der Verzweigungsvorhersage geringer als der Zuverlässigkeitsschwellenwert ist, Starten eines zweiten Threads, der den Gegenpfad des ersten Verzweigungsbefehls ausführt, wobei der zweite Thread parallel zu dem ersten Thread ausgeführt wird,- wobei wenn die Gesamtzahl der Threads, die aktuell durch den Prozessor bearbeitet werden, der Höchstzahl der Threads des Prozessors gleich ist, das Verfahren aufweist:o Ermitteln einer Zuverlässigkeit einer Verzweigungsvorhersage, die einem dritten Thread zugehörig ist, der aktuell in dem Prozessor ausgeführt wird, wobei der dritte Thread einem Gegenpfad eines zweiten Verzweigungsbefehls entspricht;o Vergleichen der Zuverlässigkeit, die dem zweiten Verzweigungsbefehl zugehörig ist, mit der Zuverlässigkeit, die dem ersten Verzweigungsbefehl zugehörig ist; undo auf Grundlage dessen, dass die Zuverlässigkeit, die dem zweiten Verzweigungsbefehl zugehörig ist, geringer als die Zuverlässigkeit ist, die dem ersten Verzweigungsbefehl zugehörig ist, Abbrechen des zweiten Threads und Starten des dritten Threads, der den Gegenpfad des zweiten Verzweigungsbefehls ausführt.

公开(公告)号：GB2514700A

公开(公告)日：2014-12-03

申请号：GB201414521

申请日：2013-03-08

Applicant: IBM

Inventor： KRYGOWSKI CHRISTOPHER ANTHONY ,  PRASKY BRIAN ROBERT ,  SHUM CHUNG-LUNG KEVIN ,  CARLOUGH STEVEN ,  BUSABA FADI YUSUF

IPC: G06F11/14 ,  G06F1/32

Abstract: A computer program product for performing error recovery is configured to perform a method that includes creating, by a processor, a recovery checkpoint. The processor is dynamically switched into a non-recoverable processing mode of operation based on creating the software recovery checkpoint. The non-recoverable processing mode of operation is a mode in which a subset of hardware error recovery resources are powered-down or re-purposed for instruction processing. It is determined, during the non-recoverable processing mode of operation, that a new software recovery checkpoint is required. Based on the determining that a new software recovery checkpoint is required, the processor is dynamically switched into a recoverable processing mode of operation. The recoverable processing mode of operation is a mode in which hardware error recovery resources, including at least one of the hardware error recovery resources in the subset, are purposed for hardware error recovery operations.

公开(公告)号：GB2511997A

公开(公告)日：2014-09-17

申请号：GB201411901

申请日：2013-01-09

Applicant: IBM

Inventor： BUSABA FADI YUSUF ,  PRASKY BRIAN ROBERT ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  SHUM CHUNG-LUNG KEVIN ,  CARLOUGH STEVEN

IPC: G06F9/48

Abstract: Management Of Threads Within a Computing Environment Threads of a computing environment are managed to improve system performance. Threads are migrated between processors to take advantage of single thread processing mode, when possible. As an example, inactive threads are migrated from one or more processors, potentially freeing-up one or more processors to execute an active thread. Active threads are migrated from one processor to another to transform multiple threading mode processors to single thread mode processors.

公开(公告)号：DE112013000453T5

公开(公告)日：2014-09-11

申请号：DE112013000453

申请日：2013-01-23

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  SHUM CHUNG-LUNG KEVIN ,  BUSABA FADI YUSUF ,  CARLOUGH STEVEN ,  KRYGOWSKI CHRISTOPHER ANTHONY

IPC: G06F9/30 ,  G06F9/38

Abstract: Es werden Hauptverzweigungsanweisungen bereitgestellt, die die Ausführung eines Computerprogramms ermöglichen, um von einem Codesegment zu einem anderen Codesegment zu verzweigen. Diese Anweisungen erzeugen außerdem einen neuen Ausführungsdatenstrom bei dem anderen Codesegment und ermöglichen dadurch die Ausführung des anderen Codesegments parallel zu dem Codesegment, von dem aus die Verzweigung vorgenommen wurde. Bei einem Beispiel startet der andere Verarbeitungsstrom eine Transaktion zur Verarbeitung von Anweisungen des anderen Verarbeitungsstroms.

公开(公告)号：GB2501149B

公开(公告)日：2014-03-12

申请号：GB201300305

申请日：2013-01-08

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  SHUM CHUNG-LUNG KEVIN ,  BUSABA FADI BUSABA ,  CARLOUGH STEVEN R

IPC: G06F12/12

Abstract: A technique is provided for cache management of a cache. The processing circuit determines a miss count and a hit position field during a previous execution of an instruction requesting that a data element be stored in a cache. The miss count and the hit position field are stored for a data element corresponding to an instruction that requests storage of the data element. The processing circuit places the data element in a hierarchical order based on the miss count and/or the hit position field. The hit position field includes a hierarchical position related to the data element in the cache.

公开(公告)号：DE102013200508A1

公开(公告)日：2013-07-25

申请号：DE102013200508

申请日：2013-01-15

Applicant: IBM

Inventor： BUSABA FADI YUSUF ,  CARLOUGH STEVEN R ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  PRASKY BRIAN ROBERT ,  SHUM CHUNG-LUNG KEVIN

IPC: G06F12/12 ,  G06F12/08

Abstract: Es wird ein Verfahren für die Cacheverwaltung eines Cache bereitgestellt. Die Verarbeitungsschaltung ermittelt eine Fehlerzählung und ein Trefferpositionsfeld während einer vorherigen Ausführung einer Anweisung, die das Speichern eines Datenelements in einem Cache anfordert. Die Fehlerzählung und das Trefferpositionsfeld werden für ein Datenelement gespeichert, das einer Anweisung entspricht, die das Speichern des Datenelements anfordert. Die Verarbeitungsschaltung platziert das Datenelement in einer hierarchischen Reihenfolge auf der Grundlage der Fehlerzählung und/oder des Trefferpositionsfeldes. Das Trefferpositionsfeld enthält eine hierarchische Position in Bezug auf das Datenelement im Cache.

公开(公告)号：GB2525831A

公开(公告)日：2015-11-04

申请号：GB201516351

申请日：2014-02-13

Applicant: IBM

Inventor： PRASKY BRIAN ROBERT ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  SHUM CHUNG-LUNG KEVIN ,  BUSABA FADI YUSUF ,  CARLOUGH STEVEN

IPC: G06F12/08

Abstract: On a chip having at least one scout core, at least one parent core, and a shared cache that is common between the at least one scout core and the at least one parent core, a prefetch code is executed by the scout core for monitoring the parent core. The prefetch code executes independently from the parent core. The scout core determines that at least one specified data pattern has occurred in the parent core based on monitoring the parent core. A prefetch request is sent from the scout core to the shared cache. The prefetch request is sent based on the at least one specified pattern being detected by the scout core. A data set indicated by the prefetch request is sent to the parent core by the shared cache.

公开(公告)号：DE112014000340T5

公开(公告)日：2015-09-17

申请号：DE112014000340

申请日：2014-02-12

Applicant: IBM

Inventor： BUSABA FADI YUSUF ,  CARLOUGH STEVEN R ,  PRASKY BRIAN ROBERT ,  KRYGOWSKI CHRISTOPHER ANTHONY ,  SHUM CHUNG-LUNG KEVIN

IPC: G06F12/08 ,  G06F15/167

Abstract: Ein Verfahren zum Vorablesezugriff auf Daten auf einem Chip mit mindestens einem Scout-Kern und einem übergeordneten Kern beinhaltet ein Speichern der Startadresse eines Vorablesezugriffscodes durch den übergeordneten Kern. Die Startadresse des Vorablesezugriffscodes zeigt an, wo ein Vorablesezugriffscode gespeichert ist. Der Vorablesezugriffscode ist speziell zum Überwachen des übergeordneten Kerns auf der Grundlage einer durch den übergeordneten Kern ausgeführten vorgegebenen Anwendung konfiguriert. Das Verfahren beinhaltet ein Senden eines Rundsende-Interruptsignals durch den übergeordneten Kern zu dem mindestens einen Scout-Kern. Das Rundsende-Interruptsignal wird auf der Grundlage der gespeicherten Startadresse des Vorablesezugriffscodes gesendet. Das Verfahren beinhaltet ein Überwachen des übergeordneten Kerns durch den Vorablesezugriffscode, der durch mindestens einen Scout-Kern ausgeführt wird. Der Scout-Kern führt den Vorablesezugriffscode auf der Grundlage des Empfangens des Rundsende-Interruptsignals aus.