Abstract:
A variable write back indicator control is provided to control the amount of data to be re- transmitted when a packet error occurs. A hardware controller obtains an indication that an acknowledge rate or an amount of set write back indicators of a data frame is to be adjusted. The indication is based on an error rate of data transmission over a communication bus. Based on obtaining the indication that the amount of set write back indicators is to be adjusted, one or more write back indicators are adjusted.
Abstract:
A re-characterization process is provided that adjusts one or more operating parameters of a processor to improve the health (e.g., reduce errors) of the processor. The parameters include voltage and/or clock frequency, as examples. The processor can be an inactive or active processor for which the re-characterization process is performed. It is performed, in one instance, by a hardware controller in real-time.
Abstract:
A method for performing error recovery that includes creating, by a processor, a recovery checkpoint. The processor is dynamically switched into a non-recoverable processing mode of operation based on creating the software recovery checkpoint. The non-recoverable processing mode of operation is a mode in which a subset of hardware error recovery resources are powered-down or re-purposed for instruction processing. It is determined, during the non-recoverable processing mode of operation, that a new software recovery checkpoint is required. Based on the determining that a new software recovery checkpoint is required, the processor is dynamically switched into a recoverable processing mode of operation. The recoverable processing mode of operation is a mode in which hardware error recovery resources, including at least one of the hardware error recovery resources in the subset, are purposed for hardware error recovery operations.
Abstract:
Major branch instructions are provided that enable execution of a computer program to branch from one segment of code to another segment of code. These instructions also create a new stream of processing at the other segment of code enabling execution of the other segment of code to be performed in parallel with the segment of code from which the branch was taken. In one example, the other stream of processing starts a transaction for processing instructions of the other stream of processing.
Abstract:
Threads einer Datenverarbeitungsumgebung werden verwaltet, um die Systemleistung zu verbessern. Gegebenenfalls werden Threads zwischen Prozessoren verlagert, um vom Einzelthread-Verarbeitungsmodus zu profitieren. Beispielsweise werden inaktive Threads von einem oder mehreren Prozessoren verlagert, um möglicherweise einen oder mehrere Prozessoren zu entlasten, damit diese einen aktiven Thread ausführen können. Aktive Threads werden von einem Prozessor auf einen anderen Prozessor verlagert, damit Prozessoren vom Multithreadmodus in den Einzelthreadmodus wechseln.
Abstract:
Ein Computerprogrammprodukt zur Durchführung der Fehlerbehebung ist so konfiguriert, dass es ein Verfahren durchführt, welches das Erzeugen eines Wiederherstellungsprüfpunkts durch einen Prozessor beinhaltet. Auf der Grundlage des Erzeugens des Software-Wiederherstellungsprüfpunkts wird der Prozessor dynamisch in einen nicht wiederherstellbaren Verarbeitungs-Betriebsmodus überführt. Der nicht wiederherstellbare Verarbeitungs-Betriebsmodus ist ein Modus, in dem eine Teilgruppe von Hardware-Fehlerbehebungsressourcen ausgeschaltet oder für den neuen Zweck der Instruktionsverarbeitung verwendet wird. Während des nicht wiederherstellbaren Verarbeitungs-Betriebsmodus wird festgestellt, dass ein neuer Software-Wiederherstellungsprüfpunkt erforderlich ist. Auf der Grundlage des Feststellens, dass ein neuer Software-Wiederherstellungsprüfpunkt erforderlich ist, wird der Prozessor dynamisch in einen wiederherstellbaren Verarbeitungs-Betriebsmodus überführt. Der wiederherstellbare Verarbeitungs-Betriebsmodus ist ein Modus, in dem Hardware-Fehlerbehebungsressourcen, einschließlich mindestens einer der Hardware-Fehlerbehebungsressourcen in der Teilgruppe, für Hardware-Fehlerbehebungsoperationen bestimmt sind.
Abstract:
Eine variable Rückschreibindikator-Steuerung wird bereitgestellt, um die Menge von Daten zu steuern, die erneut übertragen werden muss, wenn ein Paketfehler auftritt. Ein Hardware-Controller erhält eine Angabe, dass eine Bestätigungsrate oder eine Menge von gesetzten Rückschreibindikatoren eines Datenrahmens angepasst werden muss. Die Angabe beruht auf einer Fehlerrate bei einer Datenübertragung über einen Datenübertragungsbus. Auf der Grundlage eines Erhaltens der Angabe, dass die Menge von gesetzten Rückschreibindikatoren angepasst werden muss, werden ein oder mehrere Rückschreibindikatoren angepasst.
Abstract:
The system comprises the steps of determining by a processing circuit a miss count and a hit position field of a data element corresponding to an instruction requesting storage said element in the cache, the miss count and hit position field being generated by a previous execution of the instruction; and placing the data element in a hierarchical replacement order based on the miss count and/or the hit position field, where the hit position field comprises a hierarchical position related to the data element. If the miss count is not set, the element may be placed according to an inverted relationship of the hierarchical position in the hit position field, wherein following a cache hit the element is prevented from moving higher in the replacement order than the inverted relationship to the hierarchical position. If miss count and hit position field conflict, then the miss count may be used to determine the hierarchical replacement order.
Abstract:
Embodiments of the invention relate to prefetching data on a chip having at least one scout core, at least one parent core, and a shared cache that is common between the at least one scout core and the at least one parent core. A prefetch code is executed by the scout core for monitoring the parent core. The prefetch code executes independently from the parent core. The scout core determines that at least one specified data pattern has occurred in the parent core based on monitoring the parent core. A prefetch request is sent from the scout core to the shared cache. The prefetch request is sent based on the at least one specified pattern being detected by the scout core. A data set indicated by the prefetch request is sent to the parent core by the shared cache.
Abstract:
Auf einem Chip mit mindestens einem Scout-Kern, mindestens einem übergeordneten Kern und einem gemeinsam genutzten Cachespeicher, der gleichermaßen durch den mindestens einen Scout-Kern und den mindestens einen übergeordneten Kern verwendet wird, wird durch den Scout-Kern ein Vorablesezugriffscode zum Überwachen des übergeordneten Kerns ausgeführt. Der Vorablesezugriffscode wird unabhängig von dem übergeordneten Kern ausgeführt. Der Scout-Kern stellt auf der Grundlage der Überwachung des übergeordneten Kerns fest, dass in dem übergeordneten Kern mindestens ein vorgegebenes Datenmuster vorgekommen ist. Von dem Scout-Kern wird eine Vorablesezugriffsanforderung zu dem gemeinsam genutzten Cachespeicher gesendet. Die Vorablesezugriffsanforderung wird auf der Grundlage des mindestens einen vorgegebenen Musters gesendet, das durch den Scout-Kern erkannt wurde. Ein durch die Vorablesezugriffsanforderung gekennzeichneter Datensatz wird durch den gemeinsam genutzten Cachespeicher an den übergeordneten Kern gesendet.