公开(公告)号：MX2012008755A

公开(公告)日：2012-09-07

申请号：MX2012008755

申请日：2011-03-21

Applicant: IBM

Inventor： HORAK DAVID V ,  NOGAMI TAKESHI ,  PONOTH SHOM ,  YANG CHIH-CHAO

IPC: H01L23/48

Abstract: Se proporcionan estructuras de interconexión que tienen capuchones dieléctricos autoalineados. Se forma al menos un nivel de metalización sobre un sustrato. Un capuchón o tapa dieléctrica es depositada selectivamente sobre el nivel de metalización.

公开(公告)号：JP2010283347A

公开(公告)日：2010-12-16

申请号：JP2010123865

申请日：2010-05-31

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： NOGAMI TAKESHI ,  EDELSTEIN DANIEL C ,  ROSSNAGEL STEPHEN M ,  FLAITZ PHILIP LEE ,  DEHAVEN PATRICK WILLIAM ,  YANG CHIH-CHAO

IPC: H01L21/3205 ,  H01L21/28 ,  H01L23/52

CPC classification number: H01L21/2855 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  Y10T428/24917

Abstract: PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of attaining high reliability and a high production yield by eliminating a void generation portion in a liner/copper interface. SOLUTION: The method of forming a diffusion barrier used for manufacturing the semiconductor device includes a step for depositing an iridium-doped tantalum-based barrier layer on a pattern-formed intermediate dielectric (ILD) layer by a physical vapor deposition (PVD) process, and the barrier layer is deposited to form the barrier layer into amorphous structure as a result, at least 60% of an iridium concentration in terms of atomic weight. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种通过消除衬里/铜界面中的空隙生成部分来制造能够获得高可靠性和高生产率的半导体器件的方法。 解决方案：形成用于制造半导体器件的扩散阻挡层的方法包括通过物理气相沉积（PVD）在形成图案的中间电介质（ILD）层上沉积铱掺杂的钽基阻挡层的步骤 ），并且阻挡层被沉积以形成无定形结构的阻挡层，至少60％的铱浓度以原子量计。 版权所有（C）2011，JPO＆INPIT