中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.019 seconds)

    Comparación y sustitución de una entrada de tabla DAT
    13.
    发明专利
    Comparación y sustitución de una entrada de tabla DAT 未知

    公开(公告)号：ES2708331T3

    公开(公告)日：2019-04-09

    申请号：ES12879101

    申请日：2012-11-26

    Applicant: IBM

    Inventor： GREINER DAN ,  ROGERS ROBERT ,  SITTMANN GUSTAV

    IPC: G06F12/10 ,  G06F9/30 ,  G06F9/38 ,  G06F12/1009 ,  G06F12/1027

    Abstract: Método para gestionar una tabla de traducción dinámica de direcciones DAT, caracterizado por que el método comprende las etapas de: determinar, por parte de un procesador, a partir de un código de operación de una instrucción ejecutable (401) por máquina que va a ser ejecutada, que la instrucción es una instrucción de comparación y sustitución de entrada de tabla DAT, la cual se usa para sustituir una entrada de tabla DAT válida por una entrada nueva, comprendiendo la instrucción un campo R1 y un campo R2, designando cada uno de los campos R1 y R2 una pareja de registros generales par-impar R1 y R1+1 y R2 y R2+1, y deben designar un registro de numeración par, en donde el registro general R1 es el registro par de la pareja y contiene un primer operando denominado valor de comparación, el registro general R1+1 es el registro impar de la pareja y contiene un valor de sustitución, y en donde los registros generales R2 y R2+1 contienen información de direccionamiento tal como tipo de tabla designada (DTT) e índice efectivo en una tabla para localizar un segundo operando original de una posición de memoria de segundo operando; y ejecutar, por parte del procesador, la instrucción que comprende: comparar (436) el primer operando y el segundo operando original; sobre la base de que el primer operando sea igual al segundo operando original, almacenar (445) el valor de sustitución en la posición de memoria del segundo operando como nuevo segundo operando; y eliminar selectivamente (450) todas las entradas de Memorias Intermedias de Traducción Lateral (TLB) locales correspondientes a entradas formadas a partir de la DAT usando entradas de tabla de traducción sobre la base de una entrada de tabla de traducción designada por un valor del segundo operando original.

    CONTROL DE DESPEJE LOCAL.
    15.
    发明专利
    CONTROL DE DESPEJE LOCAL. 未知

    公开(公告)号：MX347236B

    公开(公告)日：2017-04-19

    申请号：MX2014015349

    申请日：2013-05-21

    Applicant: IBM

    Inventor： GREINER DAN ,  SITTMANN GUSTAV

    IPC: G06F9/30 ,  G06F12/10

    Abstract: Se ejecuta una instrucción implementada en una computadora. Una o más ubicaciones de la entrada de la tabla de tracción (TLB) se especifican por las instrucciones. Basándose en el control de despeje local (LC) especificando por la instrucción que es un primer valor, el procesador despeja de manera selectiva las TLB en una pluralidad de las CPU en una configuración de las estradas que corresponden a la ubicación de la entrada de la tabla de traducción determinada. Basándose en el despeje loca (LC) que es un segundo valor, el procesador despeja de manera selectiva sólo las TLB de la CPU que ejecuta la instrucción, de las entradas que corresponden a la ubicación de la entrada de la tabla de traducción determinada. Se proporciona un producto de programa de computadora, in sistema de computadora y un método implementado por computadora.

    CONTROL DE DESPEJE LOCAL.
    19.
    发明专利
    CONTROL DE DESPEJE LOCAL. 未知

    公开(公告)号：MX2014015349A

    公开(公告)日：2015-07-06

    申请号：MX2014015349

    申请日：2013-05-21

    Applicant: IBM

    Inventor： GREINER DAN ,  SITTMANN GUSTAV

    IPC: G06F9/30 ,  G06F12/10

    Abstract: Se ejecuta una instrucción implementada en una computadora. Una o más ubicaciones de la entrada de la tabla de tracción (TLB) se especifican por las instrucciones. Basándose en el control de despeje local (LC) especificando por la instrucción que es un primer valor, el procesador despeja de manera selectiva las TLB en una pluralidad de las CPU en una configuración de las estradas que corresponden a la ubicación de la entrada de la tabla de traducción determinada. Basándose en el despeje loca (LC) que es un segundo valor, el procesador despeja de manera selectiva sólo las TLB de la CPU que ejecuta la instrucción, de las entradas que corresponden a la ubicación de la entrada de la tabla de traducción determinada. Se proporciona un producto de programa de computadora, in sistema de computadora y un método implementado por computadora.

    Next instruction access intent instruction
    20.
    发明专利
    Next instruction access intent instruction 未知

    公开(公告)号：GB2519017A

    公开(公告)日：2015-04-08

    申请号：GB201500634

    申请日：2013-06-12

    Applicant: IBM

    Inventor： JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  SHUM CHUNG-LUNG KEVIN ,  SITTMANN GUSTAV

    IPC: G06F12/08 ,  G06F9/30 ,  G06F9/38 ,  G06F12/12

    Abstract: Executing a Next Instruction Access Intent instruction by a computer. The processor obtains an access intent instruction indicating an access intent. The access intent is associated with an operand of a next sequential instruction. The access intent indicates usage of the operand by one or more instructions subsequent to the next sequential instruction. The computer executes the access intent instruction. The computer obtains the next sequential instruction. The computer executes the next sequential instruction, which comprises based on the access intent, adjusting one or more cache behaviors for the operand of the next sequential instruction.

Patent Agency Ranking