中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

64 records (took 0.039 seconds)

    DETERMINING WHETHER A NON-RUNNING PROCESSOR HAS ACCESS TO AN ADDRESS SPACE
    2.
    发明申请
    DETERMINING WHETHER A NON-RUNNING PROCESSOR HAS ACCESS TO AN ADDRESS SPACE 审中-公开
    确定非运行处理程序是否访问地址空间

    公开(公告)号：WO2008028767A2

    公开(公告)日：2008-03-13

    申请号：PCT/EP2007058431

    申请日：2007-08-15

    Applicant: IBM ,  IBM UK ,  DYCK GREG ,  GAINEY CHARLES ,  KUBALA JEFFREY ,  MULDER JAMES ,  OSISEK DAMIAN ,  ROGERS ROBERT ,  WISNIEWSKI MARK ,  WYMAN LESLIE

    Inventor： DYCK GREG ,  GAINEY CHARLES ,  KUBALA JEFFREY ,  MULDER JAMES ,  OSISEK DAMIAN ,  ROGERS ROBERT ,  WISNIEWSKI MARK ,  WYMAN LESLIE

    IPC: G06F9/455

    CPC classification number: G06F9/45533 ,  G06F9/52

    Abstract: A method is provided for determining whether a logical processor of an information processing system has access to an address space of the information processing system. An instruction is issued by a first processor, the instruction referencing a target logical processor and a target address space. In response to the instruction, first information is checked to determine whether the target logical processor is running. When it is determined that the target logical processor is not running, second information is checked by a host program to determine whether the target logical processor has access to the target address space.

    Abstract translation: 提供了一种用于确定信息处理系统的逻辑处理器是否能够访问信息处理系统的地址空间的方法。 指令由第一处理器发出，该指令引用目标逻辑处理器和目标地址空间。 响应于该指令，检查第一信息以确定目标逻辑处理器是否正在运行。 当确定目标逻辑处理器未运行时，由主机程序检查第二信息，以确定目标逻辑处理器是否可以访问目标地址空间。

    DYNAMIC ADDRESS TRANSLATION WITH FETCH PROTECTION
    3.
    发明申请
    DYNAMIC ADDRESS TRANSLATION WITH FETCH PROTECTION 审中-公开
    具有保护功能的动态地址转换

    公开(公告)号：WO2009087133A9

    公开(公告)日：2009-09-24

    申请号：PCT/EP2009050050

    申请日：2009-01-05

    Applicant: IBM ,  GREINER DAN ,  GAINEY CHARLES JR ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN ,  SLEGEL TIMOTHY ,  WEBB CHARLES

    Inventor： GREINER DAN ,  GAINEY CHARLES JR ,  HELLER LISA ,  OSISEK DAMIAN ,  PFEFFER ERWIN ,  SLEGEL TIMOTHY ,  WEBB CHARLES

    IPC: G06F12/14 ,  G06F12/10

    CPC classification number: G06F12/1027 ,  G06F9/30047 ,  G06F12/0215 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/145 ,  G06F2212/1052 ,  G06F2212/654 ,  G06F2212/656 ,  G06F2212/68

    Abstract: What is provided is an enhanced dynamic address translation facility. In one embodiment, a virtual address to be translated is first obtained and an initial origin address of a translation table of the hierarchy of translation tables is obtained. Based on the obtained initial origin, a segment table entry is obtained. The segment table entry is configured to contain a format control and access validity fields. If the format control and access validity fields are enabled, the segment table entry further contains an access control field, a fetch protection field, and a segment-frame absolute address. Store operations are permitted only if the access control field matches a program access key provided by any one of a Program Status Word or an operand of a program instruction being executed. Fetch operations are permitted if the program access key associated with the virtual address is equal to the segment access control field.

    Abstract translation: 提供的是增强的动态地址转换设施。 在一个实施例中，首先获得要被翻译的虚拟地址，并且获得翻译表层级的翻译表的初始起始地址。 基于获得的初始起点，获得段表条目。 段表项被配置为包含格式控制和访问有效性字段。 如果启用格式控制和访问有效性字段，则段表条目还包含访问控制字段，提取保护字段和段帧绝对地址。 仅当访问控制字段与程序状态字或正在执行的程序指令的操作数提供的程序访问键匹配时，才允许存储操作。 如果与虚拟地址相关联的程序访问密钥等于段访问控制字段，则允许获取操作。

    Tradcucción de dirección dinámica con gestión de trama
    8.
    发明专利
    Tradcucción de dirección dinámica con gestión de trama 未知

    公开(公告)号：ES2381428T3

    公开(公告)日：2012-05-28

    申请号：ES09700560

    申请日：2009-01-05

    Applicant: IBM

    Inventor： GREINER DAN ,  GAINEY JR ,  HELLER LISA ,  OSISEK DAMIAN ,  SLEGEL TIMOTHY ,  SITTMANN III

    IPC: G06F12/14 ,  G06F9/30 ,  G06F12/10

    Abstract: Un método para llevar a cabo una función de gestión de trama en un procesador (101) capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en almacenamiento principal en un sistema informático (100) de una arquitectura de máquina que tiene una jerarquía de tablas (410, 412, 414, 416) de traducción utilizadas para la traducción de dicha dirección virtual, estando definida dicha función de gestión de trama para dicha arquitectura de máquina, estando el método caracterizado por que comprende: obtener una instrucción de máquina que contiene un código de operación para una instrucción de activar clave de almacenamiento y borrar; y ejecutar la instrucción de máquina, comprendiendo: obtener un campo de gestión de trama con un campo de clave que comprende una serie de bits de protección de acceso y un campo de indicador del tamaño de bloque; obtener una dirección de operando de una trama de almacenamiento sobre la que ha de llevarse a cabo dicha instrucción de máquina, siendo dicha dirección de operando una entre una dirección de bloque grande de datos y una dirección de un bloque pequeño de datos; en respuesta a la habilitación de una función de activar clave de almacenamiento, poner los bits de protección de acceso de almacenamiento de cada clave de almacenamiento asociada con dicho bloque datos determinado, a un valor de dichos bits de protección de acceso de dicho campo de clave; y en respuesta a la habilitación de una función de borrar, borrar cada bloque datos al que se dirige dicha dirección de operando poniendo a cero todos los bytes de cada bloque de datos.

Patent Agency Ranking