公开(公告)号：DE10302117A1

公开(公告)日：2003-09-11

申请号：DE10302117

申请日：2003-01-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HUMMLER KLAUS

IPC: H01L21/336 ,  H01L21/8242

Abstract: A vertical gate transistor has a gate stud (14) that extends above the substrate (20) surface in order to contact a word line. The stud is formed of a first material (26) and a second material (28) having differently selective etch characteristics. The second material (18) is formed within a recess in the first material (26), and the first material (26) is then selectively etched back substantially, with the second material remaining and extending above the surrounding substrate. The gate stud (14) can then accommodate a thick array top oxide (34) and subsequent chemical mechanical polish and perform in a wide process window.

公开(公告)号：DE102006048856B4

公开(公告)日：2015-08-06

申请号：DE102006048856

申请日：2006-10-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HUMMLER KLAUS

IPC: G11C29/24 ,  G11C29/44

Abstract: Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung (10) mit in Zeilen und Spalten angeordneten Speicherzellen, mit einer Reparaturfunktion der Halbleiterspeichervorrichtung, die folgende Schritte umfasst: – Abfragen einer Schmelzsicherungsbank (20) der Halbleiterspeichervorrichtung (10) mittels eines Abfragepuls-Signals, um eine Fehlerinformation, die in der Schmelzsicherungsbank (20) gespeichert ist, zu einem Schmelzsicherungs-Latch (22) zu übertragen und dort zu speichern; – Abfragen von Adressanschlussstiften (12) der Halbleiterspeichervorrichtung (10) mittels des Abfragepuls-Signals, um eine zusätzliche Fehlerinformation, die in einem an den Adressanschlussstiften (12) anliegenden externen Signal enthalten ist und eine ausgefallene Speicherzelle identifiziert, zu einem Fehleradress-Latch (30) zu übertragen und dort zu speichern; und mit einer Normalbetriebsfunktion der Halbleiterspeichervorrichtung, die folgende Schritte umfasst: – Vergleichen einer eingehenden Adressanforderung an die Halbleiterspeichervorrichtung (10) mit der in dem Schmelzsicherungs-Latch (20) gespeicherten Fehlerinformation und der in dem Fehleradress-Latch (30) gespeicherten zusätzlichen Fehlerinformation; – Zugreifen auf eine einer Adresse der eingehenden Adressanforderung zugeordnete Speicherzelle der Halbleiterspeichervorrichtung (10), falls der Vergleich keine Übereinstimmung ergab; – Zugreifen auf eine redundante Speicherzelle der Halbleiterspeichervorrichtung (10), falls der Vergleich eine Übereinstimmung ergab.

公开(公告)号：DE69736999T2

公开(公告)日：2007-10-18

申请号：DE69736999

申请日：1997-03-19

Applicant: IBM ,  INFINEON TECHNOLOGIES AG

Inventor： LEVINE ERNEST ,  ARNOLD NORBERT ,  HUMMLER KLAUS ,  WEILAND RAINER

IPC: G01B11/00 ,  H01L21/66 ,  G01B15/00 ,  G01Q20/02 ,  G01Q30/02 ,  H01J37/304 ,  H01L21/027

Abstract: A method is disclosed for locating a particular small objects (down to submicron) within an array of periodically arranged like objects utilizing a scanning tool. The method includes scanning the array for generating a plurality of pulses, which correspond to these objects contained within the array. Counting the plurality of pulses in order to locate the particular object within the array.

公开(公告)号：DE10353773A1

公开(公告)日：2004-07-22

申请号：DE10353773

申请日：2003-11-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HUMMLER KLAUS

IPC: H01L21/336 ,  H01L21/8242

Abstract: There is provided a method for forming a vertical gate on a vertical array semiconductor device having support devices. The method includes the step of forming a pedestal of the vertical gate from SiGe. The pedestal is etched in a gate conductor (GC) post etch treatment (PET) that is selective with respect to the support devices. A trench top nitride spacer process is performed to obtain a GC SiN spacer combined with a DT (deep trench) top SiN spacer, wherein the GC SiN spacer and the DT top SiN spacer isolate a bitline contact from the vertical gate with respect to critical dimension and overlay.

公开(公告)号：DE10301936A1

公开(公告)日：2003-09-11

申请号：DE10301936

申请日：2003-01-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HUMMLER KLAUS

IPC: H01L21/768 ,  H01L21/8242 ,  H01L23/48 ,  H01L21/60 ,  H01L23/50

Abstract: A method for forming a back-side contact for a vertical trench device includes grinding a back-side of a semiconductor substrate, milling a trench in the back-side of the semiconductor substrate, wherein a vertical trench fill is exposed, and depositing a conductive material, wherein the conductive material shorts the vertical trench fill to a buried plate. Grinding the back-side of the semiconductor substrate further includes grinding a dimple beneath a portion of the vertical trench device, wherein the trench is milled in the bottom portion of the dimple.