公开(公告)号：DE112019000322T5

公开(公告)日：2020-10-15

申请号：DE112019000322

申请日：2019-01-23

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  MILSTREY ROBERT ,  SRIVASTAVA AMIT K

IPC: G06F1/32 ,  H03L7/08

Abstract: Es wird eine Vorrichtung bereitgestellt, welche Folgendes aufweist: eine Leistungsverwaltungsschaltungsanordnung; und eine Verarbeitungsschaltungsanordnung, die einen Verarbeitungskern aufweist, wobei die Leistungsverwaltungsschaltungsanordnung Folgendes durchführt: Berechnen von ersten Spannungs- und Frequenzparametern, und Übertragen der ersten Spannungs- und Frequenzparameter zu der Verarbeitungsschaltungsanordnung zum Betrieb des Verarbeitungskerns, und wobei als Reaktion auf ein Erkennen eines Fehlers die Leistungsverwaltungsschaltungsanordnung Folgendes durchführt: Zugreifen auf zweite Spannungs- und Frequenzparameter aus einem Speicher, und Übertragen der zweiten Spannungs- und Frequenzparameter zu der Verarbeitungsschaltungsanordnung zum Betrieb des Verarbeitungskerns.

公开(公告)号：DE112006003575B4

公开(公告)日：2015-10-08

申请号：DE112006003575

申请日：2006-12-18

Applicant: INTEL CORP

Inventor： MILSTREY ROBERT ,  NAVEH ALON ,  GEORGE VARGHESE ,  JAHAGIRDAR SANJEEV ,  FISCHER STEPHEN A ,  CONRAD JOHN B

IPC: G06F1/32

Abstract: Verfahren, das folgendes umfasst: Einleiten (105) eines Übergangs in einen Nullspannungs-Energieverwaltungszustand für einen ersten Kern und einen zweiten Kern eines Prozessors, wobei eine an den Prozessor angelegte Betriebsspannung im Nullspannungs-Energieverwaltungszustand auf ungefähr Null Volt zu reduzieren ist; Während des Übergangs, unabhängig Speichern (110) von Zustandsvariablen des ersten Kerns und des zweiten Kerns des Prozessors in einem dedizierten Cachespeicher, der mit einer Spannung versorgt bleibt, die von einem E/A-Kontroller zugeführt wird, der mit dem Prozessor gekoppelt ist, während die an den Prozessor angelegte Betriebsspannung auf ungefähr null reduziert wird, wobei der erste Kern in einen ersten Schlafzustand eintritt, nachdem die Zustandsvariablen für den ersten Kern gespeichert sind und der zweite Kern in den ersten Schlafzustand eintritt, nachdem die Zustandsvariablen für den zweiten Kern gespeichert sind; Nach dem Speichern (110) der Zustandsvariablen im dedizierten Cachespeicher, Reduzieren (115) der Betriebsspannung auf ungefähr Null Volt, wobei der Prozessor in den Nullspannungs-Energieverwaltungszustand übergeht; und Austreten (120) aus dem Nullspannungs-Energieverwaltungszustand bei einer an den Prozessor angelegen Betriebsspannung, die höher als die ungefähr Null Volt ist.

公开(公告)号：GB2416055B

公开(公告)日：2007-03-21

申请号：GB0521374

申请日：2004-05-12

Applicant: INTEL CORP

Inventor： DODD JAMES ,  MILSTREY ROBERT

IPC: G06F13/16 ,  G06F13/00

Abstract: Methods and apparatuses for improving processor performance in a multi-processor system by optimizing accesses to memory. Processors can track the state of a memory such that the memory can be efficiently utilized in a multi-processor system including the ability to decode incoming snoop addresses from other processors, comparing them to contents of a memory tracking register(s), and updating tracking register(s) appropriately. Likewise, the transactions from other non-processor bus agents and/or bus mastering devices, such as a bus bridge, memory controller, Input/output (I/O), and graphics could also be tracked.

公开(公告)号：GB2416055A

公开(公告)日：2006-01-11

申请号：GB0521374

申请日：2004-05-12

Applicant: INTEL CORP

Inventor： DODD JAMES ,  MILSTREY ROBERT

IPC: G06F13/16 ,  G06F13/00

Abstract: A flowchart and circuit for tracking memory page accesses in a multi-processor computing system to optimize memory bandwidth utilization.