公开(公告)号：DE102019101114A1

公开(公告)日：2019-09-12

申请号：DE102019101114

申请日：2019-01-17

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  ADLER ROBERT D ,  SRIVASTAVA AMIT KUMAR ,  ANANTARAMAN ARAVINDH

IPC: G06F13/16

Abstract: Bei einer Ausführungsform schließt eine Vorrichtung Folgendes ein: einen Beschleuniger zum Ausführen von Anweisungen; einen mit dem Beschleuniger gekoppelten Beschleunigeranforderungsdecoder zum Durchführen einer erststufigen Dekodierung von Anforderungen vom Beschleuniger und Steuern der Anforderungen basierend auf der erststufigen Dekodierung, wobei der Beschleunigeranforderungsdecoder eine Speicherkarte zum Identifizieren eines ersten Adressbereichs, der einem lokalen Speicher zugeordnet ist, und eines zweiten Adressbereichs, der einem Systemspeicher zugeordnet ist, einschließt; und einen mit dem Beschleunigeranforderungsdecoder gekoppelten inkohärenten Anforderungsrouter zum Empfangen inkohärenter Anforderungen vom Beschleunigeranforderungsdecoder und Durchführen einer zweitstufigen Dekodierung der inkohärenten Anforderungen, wobei der inkohärente Anforderungsrouter zum Routen erster inkohärenter Anforderungen zu einem Seitenbandrouter des ersten Die und zum Leiten zweiter inkohärenter Anforderungen an einen Rechen-Die ausgebildet ist. Andere Ausführungsformen sind beschrieben und beansprucht.

公开(公告)号：PL3938912T3

公开(公告)日：2024-03-18

申请号：PL20719794

申请日：2020-03-14

Applicant: INTEL CORP

Inventor： APPU ABHISHEK R ,  ANANTARAMAN ARAVINDH ,  OULD-AHMED-VALL ELMOUSTAPHA ,  ANDREI VALENTIN ,  GALOPPO VON BORRIES NICOLAS ,  GEORGE VARGHESE ,  KOKER ALTUG ,  MACPHERSON MIKE ,  MAIYURAN SUBRAMANIAM ,  RAY JOYDEEP ,  PAPPU LAKSHMINARAYANA ,  GARCIA GUADALUPE

IPC: G06F9/30 ,  G06F7/58 ,  G06F9/38 ,  G06F9/50 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0804 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0875 ,  G06F12/0893 ,  G06F12/0895 ,  G06F12/12 ,  G06F12/128 ,  G06F15/173 ,  G06F16/245 ,  G06F16/2453 ,  G06F16/27

公开(公告)号：ES2965299T3

公开(公告)日：2024-04-12

申请号：ES20719794

申请日：2020-03-14

Applicant: INTEL CORP

Inventor： APPU ABHISHEK R ,  ANANTARAMAN ARAVINDH ,  OULD-AHMED-VALL ELMOUSTAPHA ,  ANDREI VALENTIN ,  GALOPPO VON BORRIES NICOLAS ,  GEORGE VARGHESE ,  KOKER ALTUG ,  MACPHERSON MIKE ,  MAIYURAN SUBRAMANIAM ,  RAY JOYDEEP ,  PAPPU LAKSHMINARAYANA ,  GARCIA GUADALUPE

IPC: G06F9/30 ,  G06F7/58 ,  G06F9/38 ,  G06F9/50 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0804 ,  G06F12/0811 ,  G06F12/0862 ,  G06F12/0866 ,  G06F12/0875 ,  G06F12/0893 ,  G06F12/0895 ,  G06F12/12 ,  G06F12/128 ,  G06F15/173 ,  G06F16/245 ,  G06F16/2453 ,  G06F16/27

Abstract: Métodos y aparatos relacionados con técnicas de controlador de memoria. En un ejemplo, un aparato comprende una memoria caché, una memoria de gran ancho de banda y un procesador acoplado comunicativamente a la memoria caché y a la memoria de gran ancho de banda, el procesador para gestionar la transferencia de datos entre la memoria caché y la memoria de gran ancho de banda para Operaciones de acceso a la memoria dirigidas a la memoria de gran ancho de banda. También se divulgan y reivindican otras realizaciones. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：DE112019000662T5

公开(公告)日：2020-10-15

申请号：DE112019000662

申请日：2019-02-28

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  MILSTREY ROBERT ,  SRIVASTAVA AMIT KUMAR

IPC: G06F1/32 ,  G06F13/16 ,  G06F13/40 ,  G06F13/42

Abstract: In einer Ausführungsform weist eine Vorrichtung auf: mindestens eine Verarbeitungsschaltung; mindestens ein Array, das mit der mindestens einer Verarbeitungsschaltung assoziiert ist; eine Leistungssteuerung, um den Leistungsverbrauch der Vorrichtung zu verwalten; und eine Fabric-Brücke, die mit der Leistungssteuerung gekoppelt ist. Die Fabric-Brücke und die Leistungssteuerung können ausgelegt sein, um ein Handschlag-Protokoll zu implementieren, um zu ermöglichen, dass die Fabric-Brücke vor dem Eintritt der Vorrichtung in einen ersten Niedrigleistungszustand Daten von dem mindestens einen Array über einen Seitenband-Kommunikationspfad empfängt und die Daten an einen Systemspeicher, der mit der Vorrichtung gekoppelt ist, über einen primären Kommunikationspfad sendet. Andere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：DE112019000322T5

公开(公告)日：2020-10-15

申请号：DE112019000322

申请日：2019-01-23

Applicant: INTEL CORP

Inventor： PAPPU LAKSHMINARAYANA ,  MILSTREY ROBERT ,  SRIVASTAVA AMIT K

IPC: G06F1/32 ,  H03L7/08

Abstract: Es wird eine Vorrichtung bereitgestellt, welche Folgendes aufweist: eine Leistungsverwaltungsschaltungsanordnung; und eine Verarbeitungsschaltungsanordnung, die einen Verarbeitungskern aufweist, wobei die Leistungsverwaltungsschaltungsanordnung Folgendes durchführt: Berechnen von ersten Spannungs- und Frequenzparametern, und Übertragen der ersten Spannungs- und Frequenzparameter zu der Verarbeitungsschaltungsanordnung zum Betrieb des Verarbeitungskerns, und wobei als Reaktion auf ein Erkennen eines Fehlers die Leistungsverwaltungsschaltungsanordnung Folgendes durchführt: Zugreifen auf zweite Spannungs- und Frequenzparameter aus einem Speicher, und Übertragen der zweiten Spannungs- und Frequenzparameter zu der Verarbeitungsschaltungsanordnung zum Betrieb des Verarbeitungskerns.