METHOD FOR FORMING A LITHOGRAPHIC PATTERN IN A PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICES
    11.
    发明公开
    METHOD FOR FORMING A LITHOGRAPHIC PATTERN IN A PROCESS FOR MANUFACTURING SEMICONDUCTOR DEVICES 失效
    方法用于制造工序的光刻图案用于制造半导体器件的。

    公开(公告)号:EP0634028A1

    公开(公告)日:1995-01-18

    申请号:EP93912115.0

    申请日:1993-03-29

    CPC classification number: G03F7/70466 G03F7/2022

    Abstract: A method of printing a sub-resolution device feature (16) having first and second edges spaced in close proximity to one another on a semiconductor substrate (20) includes the steps of first depositing a radiation-sensitive material on the substrate, then providing a first mask image segment (11) which corresponds to the first edge. The first mask image segment is then exposed with radiation (10) using an imaging tool (12) to produce a first pattern edge gradient (14). The first pattern edge gradient defines the first edge of the feature in the material. A second mask image segment (13) is then provided corresponding to the second feature edge. This second mask image segment is exposed to radiation (10) to produce a second pattern edge gradient (17) which defines the second edge of the feature. Once the radiation-sensitive material has been developed, the two-dimensional feature is reproduced on the substrate.

    MASKS FOR LITHOGRAPHIC PATTERNING USING OFF-AXIS ILLUMINATION
    12.
    发明公开
    MASKS FOR LITHOGRAPHIC PATTERNING USING OFF-AXIS ILLUMINATION 失效
    PRODUCING平版印刷图案利用光板岩面罩

    公开(公告)号:EP0744044A1

    公开(公告)日:1996-11-27

    申请号:EP95909535.0

    申请日:1995-02-09

    CPC classification number: G03F1/36 G03F7/70125 G03F7/70433

    Abstract: In a lithographical tool utilizing off-axis illumination, masks to provide increased depth of focus and minimize CD differences between certain features are disclosed. A first mask for reducing proximity effects between isolated and densely packed features and increasing depth of focus (DOF) of isolated features is disclosed. The first mask comprises additional lines (214) referred to as scattering bars, disposed next to isolated edges. The bars are spaced a distance from isolated edges such that isolated and densely packed edge gradients substantially match so that proximity effects become negligible. The width of the bars is set so that a maximum DOF range for the isolated feature is achieved. A second mask, that is effective with quadrupole illumination only, is also disclosed. This mask 'boosts' intensity levels and consequently DOF ranges for smaller square contacts so that they approximate intensity levels and DOF ranges of larger elongated contacts. Increasing the intensity levels in smaller contacts reduces critical dimension differences between variably sized contact patterns when transferred to a resist layer. The second mask comprises additional openings, referred to as anti-scattering bars, disposed about the square contact openings. The amount of separation between the edge of the smaller contact and the anti-scattering bars determines the amount of increased intensity. The width of the anti-scattering bars determines the amount of increase in DOF range. Both scattering bar and anti-scattering bars are designed to have widths significantly less than the resolution of the exposure tool so that they do not produce a pattern during exposure of photoresist.

    IMPROVED MASK FOR PHOTOLITHOGRAPHY
    13.
    发明公开
    IMPROVED MASK FOR PHOTOLITHOGRAPHY 失效
    面具光刻。

    公开(公告)号:EP0620931A1

    公开(公告)日:1994-10-26

    申请号:EP93903571.0

    申请日:1993-01-15

    CPC classification number: G03F1/36 G03F7/70433 G03F7/70441

    Abstract: Est décrit un perfectionnement pour réduire les effets de proximité, consistant à ajouter, dans le motif de masque, des lignes minces appelées barres d'égalisation d'intensité. Ces barres d'égalisation ont pour fonction d'ajuster les gradients d'intensité des bords isolés du motif de masque, afin qu'ils correspondent aux gradients d'intensité des bords très rapprochés. Ces barres d'égalisation sont placées parallèlement aux bords isolés de telle manière que l'égalisation des gradients d'intensité s'effectue sur tous les bords isolés du motif de masque. En outre, les barres d'égalisation sont destinées à présenter une largeur notablement inférieure à la résolution de l'outil de sensibilisation. Par conséquent, lesdites barres qui sont présentes dans le motif de masque produisent des motifs de résist qui disparaissent complètement au dléveloppement lorsqu'une énergie de sensibilisation nominale est utilisée pendant l'exposition du photorésist.

    BiCMOS LOGIC CIRCUIT
    14.
    发明公开
    BiCMOS LOGIC CIRCUIT 失效
    BiCMOS逻辑电路。

    公开(公告)号:EP0628226A1

    公开(公告)日:1994-12-14

    申请号:EP93907156.0

    申请日:1993-02-23

    Abstract: Circuit logique BICMOS amélioré (70) utilisant une paire de transistors bipolaires (21, 22) à couplage par émetteurs pour comparer de manière différentielle un signal d'entrée (Vin) et un niveau de référence logique (VBIAS). Chaque transistor bipolaire est chargé de manière résistive par un réseau de transistors (26, 27) à semiconducteur à grille isolée par oxyde métallique à canal P (PMOS) couplés en parallèle. La grille d'au moins une des combinaisons parallèles de transistors est couplée à un signal de commande (VREF2) fournissant une résistance de charge variable. De préférence, le signal de commande est fourni par un réseau de retour (52, 53) servant à maintenir à une valeur constante l'excursion de tension constante dans le réseau, malgré les variations de température.

    BIPOLAR JUNCTION TRANSISTOR EXHIBITING IMPROVED BETA AND PUNCH-THROUGH CHARACTERISTICS
    15.
    发明公开
    BIPOLAR JUNCTION TRANSISTOR EXHIBITING IMPROVED BETA AND PUNCH-THROUGH CHARACTERISTICS 失效
    具有改进的STROMVERSTÄRKUNGS-和突破性的功能BOPOLARTRANSISTOR。

    公开(公告)号:EP0609351A1

    公开(公告)日:1994-08-10

    申请号:EP92922539.0

    申请日:1992-10-19

    Abstract: Transistor bipolaire possédant un émetteur (25), une base (31) et un collecteur (30). Il comprend une zone de base intrinsèque (33) à zones latérales étroites (p-) et à zone centrale plus large (37). Les zones latérales sont contiguës à la zone dopée (31), et la zone centrale (37) se trouve sous l'émetteur (25). Le profil de dopage latéral de la base est tel que les concentrations de dopage dans la zone dopée (31) et la zone centrale (37) sont relativement élevées par rapport à celles dans les zones latérales étroites (p-) de la base intrinsèque (33). L'association des zones latérales étroites (p-) au profil de dopage latéral de la base limite l'étendue de la zone de déplétion à l'intérieur de la base, ce qui assure une réduction de la tension de claquage du transistor sans entraîner une perte du gain en courant.

    BIPOLAR JUNCTION TRANSISTOR EXHIBITING SUPPRESSED KIRK EFFECT
    18.
    发明公开
    BIPOLAR JUNCTION TRANSISTOR EXHIBITING SUPPRESSED KIRK EFFECT 失效
    双极WITHOUT克尔克效应。

    公开(公告)号:EP0628215A1

    公开(公告)日:1994-12-14

    申请号:EP93905013.0

    申请日:1993-02-10

    CPC classification number: H01L29/66272 H01L21/8249 H01L29/0826 Y10S257/927

    Abstract: Un transistor bipolaire à jonctions (TBJ) à effet Kirk supprimé comprend une région collectrice (11) de type n légèrement dopée formée sur une couche n+ (12) plus fortement dopée. Directement sur le collecteur se trouve une base de type p présentant une région extrinsèque (17) disposée latéralement autour d'une région intrinsèque (18). Un émetteur n+ (20) est positionné directement au-dessus de la région de base intrinsèque. Le TBJ comprend également une région n+ (15) localisée située directement au-dessous de la région de base intrinsèque, laquelle accroît significativement les capacités de traitement de courant du transistor.

Patent Agency Ranking