公开(公告)号：EP0517857A1

公开(公告)日：1992-12-16

申请号：EP91907076.0

申请日：1991-02-28

Applicant: SF2 CORPORATION

Inventor： IDLEMAN, Thomas, E. ,  KOONTZ, Robert, S. ,  POWERS, David, T. ,  JAFFE, David, H. ,  HENSON, Larry, P. ,  GLIDER, Joseph, S. ,  GAJJAR, Kumar

IPC: G06F3 ,  G06F11 ,  G11B20

CPC classification number: G06F11/10 ,  G06F11/0757 ,  G06F11/1008 ,  G06F11/1076 ,  G06F11/1666 ,  G06F11/20 ,  G06F11/201 ,  G06F11/2089 ,  G06F11/2094 ,  G11B20/1833

Abstract: Méthode et dispositif permettant de gérer le flux des données entre un ordinateur (10) et un ensemble de dispositifs de mémoire (18A-18F) disposés selon une configuration logique particulière. Le système comprend un groupe d'unités de contrôle du premier niveau (12A, 12B) et un groupe d'unités de contrôle du second niveau (14A, 14B). Les premières et les secondes fonctionnent ensemble de telle sorte que si l'une de celles du second niveau est défaillante, l'acheminement entre les unités du premier niveau et les dispositifs de mémoire est commuté sur une unité de contrôle du second niveau qui fonctionne correctement sans qu'il soit nécessaire que l'ordinateur intervienne dans la procédure de réachimenement. La configuration logique des dispositifs de mémoire reste constante. L'invention comporte également un ensemble de circuits de commutation (16) permettant qu'une unité de contrôle du second niveau fonctionnant correctement pilote un groupe de dispositifs de mémoire qui étaient antérieurement pilotés principalement par l'unité de contrôle défaillante du second niveau. En outre, l'invention comporte une vérification et correction d'erreur (fig. 10), ainsi qu'un ensemble de circuits de configuration de mémoire de grande capacité.