公开(公告)号：WO1991017506A1

公开(公告)日：1991-11-14

申请号：PCT/US1991002314

申请日：1991-04-03

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  POWERS, David, T. ,  JAFFE, David, H. ,  HENSON, Larry, P. ,  JOHNSON, Hoke, S., III ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F13/12

CPC classification number: G06F11/2092 ,  G06F11/0757 ,  G06F11/1076 ,  G06F11/2033 ,  G11B20/1833

Abstract: A method and apparatus for controlling data flow between a computer (10) and a group of memory devices (18A...18M) arranged in a particular logical configuration. The system includes a group of first level controllers (12A, 12B) and a group of second level controllers (14A, 14B). The first level controllers (12A, 12B) and the second level controllers (14A, 14B) work together such that if one of the second level controllers (14a, 14B) fails, the routing between the first level controllers (12A, 12B) and the memory devices (18A...18M) is switched to a properly functioning second level controller (14A, 14B) without the need to involve the computer (10) in the rerouting process. The logical configuration of the memory devices (18A...18M) remains constant. The invention also includes switching circuitry (16A1...16M6) which permits a functioning second level controller (14A, 14B) to assume control of a group of memory devices (18A...18M) formerly controlled by the failed second level controller (14A, 14B).

公开(公告)号：WO1991015069A1

公开(公告)日：1991-10-03

申请号：PCT/US1991001310

申请日：1991-02-28

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  JAFFE, David, H. ,  JOHNSON, Hoke, S., III ,  EIDLER, Chris, W.

IPC: H04L12/40

CPC classification number: H04L12/4015 ,  H04L12/407 ,  H04L12/413 ,  H04L47/10 ,  H04L47/11 ,  H04L47/13 ,  H04L47/29

Abstract: A scheduling mechanism is provided for controlling when the arbitration circuit of a node (10) sharing a CSMA communication medium (14) is to start CSMA arbitration for access to the communication medium once the node has a message ready for transmission, the scheduling mechanism delaying the arbitration circuit (100) from seeking access if total transmission activity (TCU) on the communication medium exceeds a total use threshold (TMU) value and transmission activity (LCS) of the node exceeds a local use threshold value (LMS), and otherwise permitting the arbitration circuit to seek access to the communication medium by arbitration in accordance with a priority value assigned to the node.

Abstract translation: 提供了一种调度机制，用于在节点（10）共享CSMA通信介质（14）的仲裁电路何时开始CSMA仲裁以便一旦该节点具有准备传输的消息，则调度机制将启动CSMA仲裁以访问通信介质，调度机制延迟 如果通信介质上的总传输活动（TCU）超过节点的总使用阈值（TMU）值和传输活动（LCS）超过本地使用阈值（LMS），则仲裁电路（100）寻求访问，否则 允许仲裁电路根据分配给节点的优先级值通过仲裁寻求对通信介质的访问。

公开(公告)号：WO1991013404A1

公开(公告)日：1991-09-05

申请号：PCT/US1991001252

申请日：1991-02-27

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  JAFFE, David, H. ,  POWERS, David, T. ,  GAJJAR, Kumar ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F11/10

CPC classification number: G06F11/2089 ,  G06F11/0757 ,  G06F11/1076 ,  G06F2211/103 ,  G11B20/1833

Abstract: A mass storage apparatus, made up of a plurality of physical storage devices, which is capable of providing both high bandwidth and high operation rate, as necessary, along with high reliability, is provided. The device set is divided into one or more redundancy groups. Each redundancy group is in turn divided into one or more data groups, each of which may span only a small number of the drives in the redundancy group, providing a high request rate, or which may span a large number of drives, providing high bandwidth.

公开(公告)号：WO1991013399A1

公开(公告)日：1991-09-05

申请号：PCT/US1991001276

申请日：1991-02-28

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  IDLEMAN, Thomas, E. ,  KOONTZ, Robert, S. ,  POWERS, David, T. ,  JAFFE, David, H. ,  HENSON, Larry, P. ,  GLIDER, Joseph, S. ,  GAJJAR, Kumar

IPC: G06F07/22

CPC classification number: G06F11/10 ,  G06F11/0757 ,  G06F11/1008 ,  G06F11/1076 ,  G06F11/1666 ,  G06F11/20 ,  G06F11/201 ,  G06F11/2089 ,  G06F11/2094 ,  G11B20/1833

Abstract: A method and apparatus for controlling data flow between a computer (10) and a group of memory devices (18A-18F) arranged in a particular logical configuration. The system includes a group of first level controllers (12A, 12B) and a group of second level controllers (14A, 14B). The first level controllers and the second level controllers work together such that if one of the second level controllers fails, the routing between the first level controllers and the memory devices is switched to a properly functioning second level controller without the need to involve the computer in the rerouting process. The logical configuration of the memory devices remains constant. The invention also includes switching circuitry (16) which permits a functioning second level controller to assume control of a group of memory devices formely primarily controlled by the failed second level controller. In addition, the invention provides error check and correction (Figure 10) as well as mass storage device configuration circuitry.

公开(公告)号：WO1991015823A1

公开(公告)日：1991-10-17

申请号：PCT/US1991002317

申请日：1991-04-03

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  GLIDER, Joseph, S. ,  JAFFE, David, H.

IPC: G06F11/22

CPC classification number: G06F9/5011 ,  G06F11/22 ,  G06F2209/503

Abstract: A computing system providing resource management in a multiple resource system. In the preferred embodiment, the computing system has a plurality of resources (106, 108, 138a, 140a, 142a, 126a-126m) for storing, transmitting or manipulating data. The system also has a fault management subsystem (122a, 150, 152) that accesses and operates the resources when the resources are in a first availability state and an operational subsystem for accessing and operating the resources when the resources are in a second availability state. The system has a mechanism (200, 118, 152) for providing real time sharing of any of the resources between the fault management subsystem (122a, 150, 152) and the operational subsystem without disrupting the services provided by the operational subsystem. In addition, the system has a mechanism for representing the operational interdependencies of the resources by organizing the resources in a logical structure in which each resource is a node conceptually connected to at least one other resource.

公开(公告)号：WO1991014982A1

公开(公告)日：1991-10-03

申请号：PCT/US1991001253

申请日：1991-02-27

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  JAFFE, David, H. ,  POWERS, David, T. ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F03/06

CPC classification number: G06F3/0601 ,  G06F11/006 ,  G06F2003/0692 ,  G11B20/1833

Abstract: A method and apparatus for identifying members of a set of physical mass storage devices acting as one logical mass storage device are provided. Each physical mass storage device is assigned a membership signature identifying it as a valid member of the set. Whenever a member of a set undergoes a membership state-changing event, the membership signatures of all other devices in the set are changed, so that the member with the changed membership state no longer has a valid signature. When the member is reinstalled, it can be given a new valid signature after it is uptdated or regenerated.

Abstract translation: 提供了一种用于识别充当一个逻辑大容量存储设备的一组物理大容量存储设备的成员的方法和装置。 为每个物理大容量存储设备分配一个会员签名，将其标识为集合的有效成员。 每当一个成员的成员经历会员状态改变事件时，组中所有其他设备的成员签名被改变，使得具有改变的成员资格状态的成员不再具有有效的签名。 重新安装成员后，可以在升级或重新生成新的有效签名后再给予新的有效签名。

公开(公告)号：WO1991013405A1

公开(公告)日：1991-09-05

申请号：PCT/US1991001254

申请日：1991-02-27

Applicant: SF2 CORPORATION

Inventor： SF2 CORPORATION ,  KATZ, Randy, H. ,  POWERS, David, T. ,  JAFFE, David, H. ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F11/14

CPC classification number: G06F11/1076 ,  G06F11/08 ,  G06F11/1441 ,  G06F11/1443 ,  G06F2201/835 ,  G06F2211/104

Abstract: A method and apparatus are provided for detecting and correcting various data errors that may arise in a mass data storage apparatus comprising a set of physical mass storage devices operating as one or more larger logical mass storage devices. More particularly, there is provided a method and apparatus for determining, on restoration of power to a device set, whether or not a write operation was interrupted when power was removed, and for reconstructing any data that may be inconsistent because of the removal of power.

公开(公告)号：EP0524247A1

公开(公告)日：1993-01-27

申请号：EP91907931.0

申请日：1991-04-03

Applicant: SF2 CORPORATION

Inventor： POWERS, David, T. ,  JAFFE, David, H. ,  HENSON, Larry, P. ,  JOHNSON, Hoke, S., III ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F11 ,  G11B20

CPC classification number: G06F11/2092 ,  G06F11/0757 ,  G06F11/1076 ,  G06F11/2033 ,  G11B20/1833

Abstract: Procédé et dispositif de régulation d'un flux de données entre un ordinateur (10) et un groupe de mémoires périphériques (18A...18M) disposées selon une configuration logique particulière. Le système comprend un groupe d'unités de contrôle du premier niveau (12A, 12B) et un groupe d'unités de contrôle du deuxième niveau (14A, 14B). L'un (12A, 12B) et l'autre (14A, 14B) de ces groupes travaillent ensemble, de sorte qu'en cas de défaillance de l'une des unités de contrôle du deuxième niveau (14a, 14B), l'acheminement entre les unités de contrôle du premier niveau (12A, 12B) et les mémoires périphériques (18A...18M) est commuté sur une unité du deuxième niveau (14A, 14B) fonctionnant normalement sans que l'ordinateur (10) n'ait à intervenir dans cette procédure de réacheminement. La configuration logique des mémoires périphériques (18A...18M) reste constante. L'invention comporte aussi un ensemble de circuits (16A1...16M6) permettant à une unité de contrôle du deuxième niveau (14A, 14B) fonctionnant normalement de prendre le contrôle d'un groupe de mémoires périphériques (18A...18M) qui étaient antérieurement commandées par l'unité défaillante du deuxième niveau (14A, 14B).

公开(公告)号：EP0518986A1

公开(公告)日：1992-12-23

申请号：EP91906226.0

申请日：1991-02-27

Applicant: SF2 CORPORATION

Inventor： JAFFE, David, H. ,  POWERS, David, T. ,  GAJJAR, Kumar ,  GLIDER, Joseph, S. ,  IDLEMAN, Thomas, E.

IPC: G06F3 ,  G06F11 ,  G06F12 ,  G11B20

CPC classification number: G06F11/2089 ,  G06F11/0757 ,  G06F11/1076 ,  G06F2211/103 ,  G11B20/1833

Abstract: Un appareil à mémoire de grande capacité, composé d'une pluralité de dispositifs physiques de mémorisation, permet d'obtenir tant une grande largeur de bande qu'une vitesse élevée d'exploitation, selon les besoins, ainsi qu'une haute fiabilité. L'ensemble de dispositifs est divisé en deux ou plusieurs groupes de redondance. Chaque groupe de redondance est à son tour divisé en deux ou plusieurs groupes de données dont chacun peut s'étendre uniquement sur un nombre réduit d'unités dans le groupe de redondance, ce qui permet d'obtenir une vitesse élevée de demande, ou peut s'étendre sur un grand nombre d'unités, ce qui permet d'obtenir une grande largeur de bande.

公开(公告)号：EP0523162A1

公开(公告)日：1993-01-20

申请号：EP91907884.0

申请日：1991-04-03

Applicant: SF2 CORPORATION

Inventor： GLIDER, Joseph, S. ,  JAFFE, David, H.

IPC: G06F9 ,  G06F11

CPC classification number: G06F9/5011 ,  G06F11/22 ,  G06F2209/503

Abstract: Système de calcul permettant la gestion des ressources dans un système de ressources multiples. Selon la configuration privilégiée, le système de calcul présente une multiplicité de ressources (106, 108, 138a, 140a, 142a, 126a-126m) pour le stockage, la transmission ou la manipulation des données. Le système comporte également un sous-système de gestion d'erreurs (122a, 150, 152) qui accède aux ressources et les exploite lorsque celles-ci sont en disponibilité immédiate et un sous-système opérationnel qui accède aux ressources et les exploite lorsque celles-ci présentent un état de disponibilité secondaire. Le système comporte un mécanisme (200, 118, 152) permettant le partage en temps réel de n'importe quelles ressources entre le sous-système de gestion d'erreurs (122a, 150, 152) et le sous-système opérationnel sans perturber les fonctions assurées par ce dernier. En outre, le système comporte un mécanisme de représentation des interdépendances opérationnelles des ressources procédant par une organisation de ces dernières selon une structure logique dans laquelle chacune est un noeud relié conceptuellement à une autre au moins.