公开(公告)号：FR3046492B1

公开(公告)日：2018-03-23

申请号：FR1563507

申请日：2015-12-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERTHELON REMY ,  DUTARTRE DIDIER ,  MORIN PIERRE ,  ANDRIEU FRANCOIS ,  BAYLAC ELISE

IPC: H01L21/331 ,  H01L21/76

公开(公告)号：FR3012665A1

公开(公告)日：2015-05-01

申请号：FR1360673

申请日：2013-10-31

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INC

Inventor： NIER OLIVIER ,  RIDEAU DENIS ,  MORIN PIERRE ,  JOSSE EMMANUEL

IPC: H01L21/335

Abstract: L'invention concerne un procédé de formation d'une couche semiconductrice contrainte comprenant : former, dans une surface d'une structure semiconductrice comportant une couche semiconductrice en contact avec une couche isolante, au moins deux premières tranchées dans une première direction ; introduire, par l'intermédiaire desdites au moins deux premières tranchées, une contrainte dans la couche semiconductrice et diminuer temporairement, par un recuit, la viscosité de la couche isolante ; et augmenter la profondeur desdites au moins deux premières tranchées pour former des premières tranchées d'isolement dans la première direction délimitant une première dimension d'au moins un transistor à former dans la structure semiconductrice.

公开(公告)号：FR2890782B1

公开(公告)日：2008-02-29

申请号：FR0509392

申请日：2005-09-14

Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORIN PIERRE ,  CHATON CATHERINE

IPC: H01L21/31 ,  H01L21/8238

Abstract: A semiconductor device includes at least one MOS transistor, each transistor being provided with a source region and a drain region formed in a semiconductor substrate, along with a gate region and spacers. The transistor is covered with a unitary etch stop layer that includes at least a first zone having a first residual stress level (in tension) covering at least one part of the transistor and at least a second zone having a second residual stress level (in compression) covering at least another part of the device. With this configuration, the first residual stress level is higher than the second residual stress level.