公开(公告)号：FR3028351A1

公开(公告)日：2016-05-13

申请号：FR1460877

申请日：2014-11-12

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DRAY ALEXANDRE ,  JOSSE EMMANUEL

IPC: H01L27/02 ,  H01L27/088

Abstract: Le circuit intégré comprend au moins une cellule intégrée (CEL) disposée à un emplacement (EMP) du circuit intégré, ladite au moins une cellule comportant deux premiers dispositifs intégrés (DV1, DV2) connectés à au moins un endroit (A) de la cellule par l'intermédiaire d'un multiplexeur (MUX) et respectivement orientés selon deux directions d'orientation différentes (D1, D2), seul le premier dispositif orienté selon l'une de ces directions d'orientation étant utilisable, et des moyens de commande (1) configurés pour détecter celle des directions d'orientation qui, compte tenu de la disposition de la cellule audit emplacement, permet au premier dispositif correspondant d'être utilisable et pour commander le multiplexeur (MUX) de façon à effectivement connecter électriquement audit au moins un endroit ledit premier dispositif utilisable.

公开(公告)号：FR2823010A1

公开(公告)日：2002-10-04

申请号：FR0104437

申请日：2001-04-02

Applicant: ST MICROELECTRONICS SA

Inventor： SKOTNICKI THOMAS ,  JOSSE EMMANUEL

IPC: H01L21/336 ,  H01L29/165 ,  H01L29/78

Abstract: Production of a vertical transistor having an insulated gate with four-channel conduction comprises forming a vertical semiconductor column on a semiconductor substrate, and forming a dielectrically insulated semiconductor gate on the sides of the column and on the upper surface of the substrate. Formation of the column (PIL) comprises forming a first semiconductor column on the substrate, and forming a cavity in the primary column. Formation of the insulated gate comprises coating the internal walls of the cavity with a dielectric insulating material and filling the insulated cavity with gate material (14), so as to form, between the part of the insulated gate located in the cavity and the part of the insulated grid located on the sides of the column, two semiconductor connection regions (PL1, PL2) extending between the source and the drain of the transistor. An Independent claim is given for an integrated circuit comprising the vertical transistor.