公开(公告)号：EP1988550A1

公开(公告)日：2008-11-05

申请号：EP08007687.0

申请日：2008-04-21

Applicant: STMICROELECTRONICS SA ,  STMicroelectronics S.r.l.

Inventor： La Rosa, Francesco ,  Conte, Antonino

IPC: G11C16/22

CPC classification number: G11C16/225 ,  G11C16/102

Abstract: L'invention concerne un procédé d'écriture de données dans une mémoire non volatile. Le procédé comprend les étapes consistant à prévoir, dans la mémoire, une zone mémoire principale (MA) non volatile comprenant des pages cible, une zone mémoire auxiliaire (XA) non volatile comprenant des pages auxiliaires, et, dans la zone mémoire auxiliaire : un secteur courant (CUR) comprenant des pages auxiliaires effacées utilisables pour écrire des données, un secteur de sauvegarde (ERM) comprenant des pages auxiliaires contenant des données rattachées à des pages cible à effacer ou en cours d'effacement, un secteur de transfert (CTM) comprenant des pages auxiliaires contenant des données à transférer dans des pages cible effacées, et un secteur indisponible (UNA) comprenant des pages auxiliaires à effacer ou en cours d'effacement. Application notamment aux mémoires Flash.

Abstract translation: 该方法涉及在非易失性存储器（例如，非易失性存储器）中提供具有相应目标和辅助页面的非易失性主和辅助存储区域（MA，XA）。 闪存 在该区域中提供具有擦除辅助页面以写入数据的当前扇区（CUR），擦除主扇区（ERM），复制到主扇区（CTM）和具有要擦除的辅助页面的不可用扇区（UNA） （XA）。 扇区（ERM）具有连接到要擦除的目标页面的辅助页面，并且扇区（CTM）具有在已删除的目标页面中传送数据的辅助页面。

公开(公告)号：EP1898426A3

公开(公告)日：2008-05-21

申请号：EP07015337.4

申请日：2007-08-06

Applicant: STMICROELECTRONICS SA

Inventor： Giovanazzi, Thierry ,  La Rosa, Francesco

IPC: G11C16/02

CPC classification number: G11C13/0023 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/79 ,  Y10S977/754

Abstract: L'invention concerne un circuit intégré comprenant une mémoire non-volatile comportant des cellules mémoire (CEL) comprenant chacune un point mémoire (P) et un transistor de sélection (TS) ayant une borne de contrôle connectée à une ligne de mot (WL), un décodeur de ligne (RDEC) pour fournir des signaux (SWL) de sélection de lignes de mot, et au moins un générateur (LTC) pour fournir à des cellules mémoire une tension (Vp) ou un courant (Ip) d'effacement ou de programmation. Selon l'invention des pilotes de ligne de mot (DRV) sont interposés entre le décodeur de ligne et les lignes de mot, et sont agencés pour appliquer à une ligne de mot sélectionnée par le décodeur de ligne des impulsions de contrôle (VPULSEi) dont le profil correspond à un profil d'impulsion de tension ou de courant d'effacement ou de programmation. Application notamment aux mémoires à changement de phase.

公开(公告)号：EP1898426A2

公开(公告)日：2008-03-12

申请号：EP07015337.4

申请日：2007-08-06

Applicant: STMICROELECTRONICS SA

Inventor： Giovanazzi, Thierry ,  La Rosa, Francesco

IPC: G11C16/02

CPC classification number: G11C13/0023 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/79 ,  Y10S977/754

Abstract: L'invention concerne un circuit intégré comprenant une mémoire non-volatile comportant des cellules mémoire (CEL) comprenant chacune un point mémoire (P) et un transistor de sélection (TS) ayant une borne de contrôle connectée à une ligne de mot (WL), un décodeur de ligne (RDEC) pour fournir des signaux (SWL) de sélection de lignes de mot, et au moins un générateur (LTC) pour fournir à des cellules mémoire une tension (Vp) ou un courant (Ip) d'effacement ou de programmation. Selon l'invention des pilotes de ligne de mot (DRV) sont interposés entre le décodeur de ligne et les lignes de mot, et sont agencés pour appliquer à une ligne de mot sélectionnée par le décodeur de ligne des impulsions de contrôle (VPULSEi) dont le profil correspond à un profil d'impulsion de tension ou de courant d'effacement ou de programmation. Application notamment aux mémoires à changement de phase.

Abstract translation: 本发明涉及一种包括具有存储单元的非易失性存储器（CEL）的每一个包括存储单元（P）和选择晶体管，其具有连接到字线的控制端子（TS）的集成电路（WL） 提供电压的存储器单元（VP）或电流（Ip）擦除行译码器（RDEC），用于提供用于选择字线的信号（SWL），和至少一个发电机（LTC） 或编程。 根据字线驱动器（DRV）的发明是行解码器和字线之间，并且被布置成适用于由控制脉冲（VPULSEi）的行解码器选择的字线，其 该轮廓对应于电压或擦除或编程电流的脉冲轮廓。 特别适用于相变存储器。

公开(公告)号：EP1727152A1

公开(公告)日：2006-11-29

申请号：EP06007652.8

申请日：2006-04-12

Applicant: STMicroelectronics SA

Inventor： La Rosa, Francesco

IPC: G11C16/04

CPC classification number: G11C16/0433

Abstract: L'invention concerne une mémoire effaçable et programmable électriquement dans laquelle on a supprimé des transistors de contrôle de grille, chaque ligne de cellules étant connectée à un décodeur (RDEC) de lignes de mot par une ligne de sélection (SEL(i)) connectée aux grilles des transistors d'accès (AT) de la ligne de cellules, et une ligne (CGL(i)) de contrôle de grille connectée aux grilles de contrôle des transistors à grille flottante (FGT) de la ligne de cellules. De cette manière la tension applicable aux grilles des transistors à grille flottante n'est plus limitée par la tension susceptible d'être obtenue sur la source des transistors de contrôle de grille.

Abstract translation: 存储器具有各自具有存取晶体管和浮置栅极晶体管的存储单元。 字线解码器（10）通过与字线的存取晶体管的栅极端子连接的选择线连接到存储器单元的字线。 字线解码器通过连接到字线的浮置栅极晶体管的控制栅极的控制栅极线连接到存储器单元的字线。 还包括用于选择电可擦除和可编程存储器中的存储器单元的方法的独立权利要求。

公开(公告)号：EP1278201A3

公开(公告)日：2005-04-06

申请号：EP02358012.9

申请日：2002-06-25

Applicant: STMicroelectronics SA

Inventor： Tailliet, François ,  La Rosa, Francesco

IPC: G11C16/04 ,  G11C16/10 ,  G11C16/24

CPC classification number: G11C16/10 ,  G11C16/0433 ,  G11C16/08

Abstract: La présente invention concerne une mémoire effaçable et programmable électriquement, comprenant des cellules mémoire comprenant chacune un transistor à grille flottante et un transistor d'accès, et des lignes de bit (BL j ) connectées aux transistors d'accès pour la programmation ou la lecture des cellules mémoire. Selon l'invention, la mémoire comprend des moyens (ICC, LPI j , TP2) pour limiter un courant de programmation (Iprog) circulant dans au moins une ligne de bit pendant la programmation d'au moins une cellule mémoire, quand le courant de programmation atteint une valeur déterminée (Imax), de manière à empêcher le courant de programmation de dépasser la valeur déterminée.

公开(公告)号：EP1863035B1

公开(公告)日：2011-07-27

申请号：EP07007584.1

申请日：2007-04-13

Applicant: STMICROELECTRONICS SA

Inventor： La Rosa, Francesco

IPC: G11C16/10

CPC classification number: G11C16/0433 ,  H01L27/115

公开(公告)号：EP1278199B1

公开(公告)日：2010-10-06

申请号：EP02358013.7

申请日：2002-06-25

Applicant: STMicroelectronics SA

Inventor： Tailliet, François ,  La Rosa, Francesco

IPC: G11C16/04 ,  G11C16/10 ,  G11C16/08

CPC classification number: G11C16/10 ,  G11C16/0433 ,  G11C16/08

公开(公告)号：EP1727152B1

公开(公告)日：2008-12-24

申请号：EP06007652.8

申请日：2006-04-12

Applicant: STMicroelectronics SA

Inventor： La Rosa, Francesco

IPC: G11C16/04

CPC classification number: G11C16/0433

公开(公告)号：EP1988548A1

公开(公告)日：2008-11-05

申请号：EP08007685.4

申请日：2008-04-21

Applicant: STMICROELECTRONICS SA ,  STMicroelectronics S.r.l.

Inventor： La Rosa, Francesco ,  Conte, Antonino

IPC: G11C16/22

CPC classification number: G11C16/225 ,  G11C16/102

Abstract: L'invention concerne un procédé d'écriture de données dans une mémoire non volatile (MA, XA) comportant des cellules mémoire devant être effacées avant d'être écrites. Le procédé comprend les étapes consistant à prévoir une zone mémoire principale non volatile (MA) comprenant des pages cibles, prévoir une zone mémoire auxiliaire non volatile (XA) comprenant des pages auxiliaires, prévoir une table de correspondance (VAM) pour associer à une adresse (RAD) de page cible invalide une adresse (XAD) de page auxiliaire valide, et, en réponse à une commande (CMD) d'écriture d'une donnée dans une page cible écrire la donnée ainsi que l'adresse de la page cible dans une première page auxiliaire effacée, invalider la page cible, et mettre à jour la table de correspondance.

Abstract translation: 该方法涉及在非易失性存储器例如非易失性存储器中提供具有各自的目标和辅助页面的非易失性主和辅助存储区域（MA，XA）。 闪存 提供查找表，即有效地址映射表（VAM），用于将有效辅助页地址（XAD）与无效目标页地址（RAD）相关联。 使用控制单元（CU），将数据和目标页地址写入已擦除辅助页面，目标页面无效，并且基于目标页面中的数据的写入命令更新表格。 还包括用于包括控制单元的存储器系统的独立权利要求。