公开(公告)号：EP3531613B1

公开(公告)日：2020-09-30

申请号：EP19157876.4

申请日：2019-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： FRONTE, Daniele ,  LINGE, Yanis ,  ORDAS, Thomas

IPC: H04L9/00 ,  H04L9/06

公开(公告)号：EP3531401A1

公开(公告)日：2019-08-28

申请号：EP19157873.1

申请日：2019-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： ORDAS, Thomas ,  LINGE, Yanis

IPC: G09C1/00 ,  H04L9/06

Abstract: The invention concerns a method of implementing, by a cryptographic circuit (300), a substitution operation of a cryptographic algorithm, the method comprising: performing, for each substitution operation of the cryptographic algorithm, a series of substitution operations of which: one is a real substitution operation corresponding to the substitution operation of the cryptographic algorithm; and one or more others are dummy substitution operations, wherein the position of the real substitution operation among the one or more dummy substitution operations in each of said series is selected randomly.

公开(公告)号：EP3287892B1

公开(公告)日：2018-12-12

申请号：EP17156309.1

申请日：2017-02-15

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： DIOP, Ibrahima ,  LINGE, Yanis ,  LIARDET, Pierre-Yvan

IPC: G06F7/72

CPC classification number: G06F7/723 ,  G06F7/58 ,  G06F7/722 ,  G06F21/72 ,  G06F2207/7247

公开(公告)号：EP3287891A1

公开(公告)日：2018-02-28

申请号：EP17156308.3

申请日：2017-02-15

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： DIOP, Ibrahima ,  LIARDET, Pierre-Yvan ,  LINGE, Yanis

IPC: G06F7/72

CPC classification number: G06F21/52 ,  G06F7/523 ,  G06F7/72 ,  G06F7/723 ,  G06F2207/7242 ,  G06F2221/032

Abstract: L'invention concerne un procédé de protection d'un calcul modulaire sur un premier nombre (M) et un deuxième nombre (d'), exécuté par un circuit électronique (1), comportant les étapes suivantes : combiner le deuxième nombre (d') à un troisième nombre (r) pour obtenir un quatrième nombre (d") ; exécuter le calcul modulaire sur les premier et troisième nombres, le résultat étant contenu dans un premier registre ou emplacement mémoire (T0) ; initialiser un deuxième registre ou emplacement mémoire (RC) à la valeur du premier registre ou à l'unité ; et successivement, pour chaque bit (r i ) à l'état 1 du troisième nombre : si le bit correspondant (d" i ) du quatrième nombre est à l'état 1, le contenu du deuxième registre ou emplacement mémoire est multiplié (310') par l'inverse du premier nombre et le résultat est placé dans le premier registre ou emplacement mémoire, si le bit correspondant du quatrième nombre est à l'état 0, le contenu du deuxième registre ou emplacement mémoire est multiplié (310) par le premier nombre et le résultat est placé dans le premier registre ou emplacement mémoire.

Abstract translation: 本发明涉及一种用于保护由电子电路（1）执行的第一数量（M）和第二数量（d'）的模块化计算的方法，包括以下步骤：将第二数量 ）转换为第三数字（r）以获得第四数字（d“）;对第一和第三数字执行模块化计算，结果被包含在第一寄存器或存储位置（T0）中;初始化第二寄存器或位置 存储器（RC）以第一寄存器或单元的值存储，并且对于第三数字的状态1中的每个位（ri），连续存储：如果第四数字的对应位（d“i）处于 状态1时，第二寄存器或存储器位置的内容乘以（310'）第一数字的倒数，并且如果第四数字的对应位处于状态0，则将结果放置在第一寄存器或存储器位置中 ，第二注册商的内容 e或存储单元与第一个数字相乘（310），结果放在第一个寄存器或存储单元中。

公开(公告)号：EP3531612B1

公开(公告)日：2020-11-04

申请号：EP19157874.9

申请日：2019-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： LINGE, Yanis ,  ORDAS, Thomas ,  LIARDET, Pierre-Yvan

IPC: H04L9/00 ,  H04L9/06

公开(公告)号：EP3716044A1

公开(公告)日：2020-09-30

申请号：EP20166467.9

申请日：2020-03-27

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DIOP, Ibrahima ,  LINGE, Yanis

IPC: G06F7/72

Abstract: La présente description concerne un procédé de protection d'un calcul sur un premier nombre (M) et un deuxième nombre (e), exécuté par un circuit électronique, dans lequel : le deuxième nombre (e) est décomposé en une somme d'au moins deux troisièmes nombres (X1, X2) ; et le calcul est effectué bit par bit pour chaque rang (i) des troisièmes nombres (X1, X2).

公开(公告)号：EP3579493A1

公开(公告)日：2019-12-11

申请号：EP19178890.0

申请日：2019-06-06

Applicant: STMicroelectronics (Rousset) SAS

Inventor： DIOP, Ibrahima ,  LINGE, Yanis

IPC: H04L9/00 ,  G09C1/00

Abstract: L'invention concerne un procédé de protection d'un calcul sur un premier nombre (M) et un deuxième nombre (d), comportant les étapes de : générer un troisième nombre (d') comportant au moins les bits du deuxième nombre (d), le nombre (m) de bits du troisième nombre (d') étant un multiple entier d'un quatrième nombre (g) ; diviser le troisième nombre (d') en blocs ayant chacun la taille du quatrième nombre (g) ; successivement pour chaque bloc du troisième nombre (d') : effectuer une première opération avec un premier opérateur (.) sur les contenus d'un premier registre (R0) et d'un deuxième registre (R1), puis sur le résultat intermédiaire obtenu et le premier nombre (M), et placer le résultat (R0.R1.M (mod N)) dans un troisième registre (R) ; précalculer un ensemble de valeurs représentant l'application d'un deuxième opérateur (^ ) au contenu du troisième registre avec une fonction l'ensemble des valeurs inférieures au quatrième nombre ; et pour chaque bit du bloc courant, effectuer une deuxième opération en soumettant la valeur précalculée correspondant au rang (i) du bit courant du bloc courant du troisième nombre (d') au premier opérateur avec le contenu du premier (RO) ou du deuxième (R1) registre en fonction de l'état "0" ou "1" dudit bit, et placer le résultat dans le premier (RO) ou deuxième (R1) registre

公开(公告)号：EP3531613A1

公开(公告)日：2019-08-28

申请号：EP19157876.4

申请日：2019-02-18

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： FRONTE, Daniele ,  LINGE, Yanis ,  ORDAS, Thomas

IPC: H04L9/00 ,  H04L9/06

Abstract: The invention concerns a method of implementing, by a cryptographic circuit (300), a substitution operation of a cryptographic algorithm based on a scrambled substitution table (302), the method comprising: performing, for each set of one or more substitution operations of the cryptographic algorithm, a series of sets of one or more substitution operations of which: one is a real set of one or more substitution operations defined by the cryptographic algorithm, the real set of one or more substitution operations being based on input data modified by a real scrambling key (SKEY); and one or more others are dummy sets of one or more substitution operations, each dummy set of one or more dummy substitution operations being based on input data modified by a different false scrambling key.

公开(公告)号：EP3343427A1

公开(公告)日：2018-07-04

申请号：EP17186781.5

申请日：2017-08-18

Applicant: STMicroelectronics (Rousset) SAS

Inventor： SARAFIANOS, Alexandre ,  ORDAS, Thomas ,  LINGE, Yanis ,  FORT, Jimmy

IPC: G06F21/75 ,  G06K19/073

Abstract: Dispositif électronique (CI) comprenant au moins un circuit logique (CL) qui comporte une première borne (B1) destinée à recevoir une tension d'alimentation (Vdd), une deuxième borne (B2) destinée à recevoir une tension de référence (GND), et au moins une borne de sortie (S), la borne de sortie (S) étant configurée pour délivrer un signal pouvant être dans un état haut ou un état bas, au moins un circuit auxiliaire (AUX) couplé entre la première borne (B1) et la deuxième borne (B2) et configuré pour générer ou non de façon aléatoire un courant supplémentaire entre la première borne (B1) et la deuxième borne (B2) à chaque changement d'état du signal sur la borne de sortie (S).

公开(公告)号：EP3287892A1

公开(公告)日：2018-02-28

申请号：EP17156309.1

申请日：2017-02-15

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： DIOP, Ibrahima ,  LINGE, Yanis ,  LIARDET, Pierre-Yvan

IPC: G06F7/72

CPC classification number: G06F7/723 ,  G06F7/58 ,  G06F7/722 ,  G06F21/72 ,  G06F2207/7247

Abstract: L'invention concerne un procédé de protection d'un calcul d'exponentiation modulaire sur un premier nombre (M) et un exposant (d), modulo un premier modulo (N), exécuté par un circuit électronique (1) utilisant un premier registre ou emplacement mémoire (T0) et un deuxième registre ou emplacement mémoire (T1), comportant successivement, pour chaque bit de l'exposant (d) : un tirage d'un nombre aléatoire (r i ) ; une multiplication modulaire (36, 36') du contenu du premier registre ou emplacement mémoire par celui du deuxième registre ou emplacement mémoire, en plaçant le résultat dans l'un des premier et deuxième registres ou emplacements mémoire choisi en fonction de l'état du bit de l'exposant ; un carré modulaire (37, 37') du contenu de l'un des premier et deuxième registres ou emplacements mémoire choisi en fonction de l'état de l'exposant, en plaçant le résultat dans ce registre ou emplacement mémoire choisi, les opérations de multiplication et de carré étant effectuées modulo le produit du premier modulo par ledit nombre aléatoire.

Abstract translation: 本发明涉及一种用于保护由电子电路（1）使用第一寄存器（1）执行的对第一数（M）和指数（d）进行模幂运算的方法，其中第一模（N） 或存储器位置（T0）和第二寄存器或存储器位置（T1），对于指数（d）的每一位依次包括：随机数（ri）的绘制; 第一寄存器或存储单元的内容的模乘（36,36'）与第二寄存器或存储单元的内容的模乘（36,36'），将结果放置在第一和第二寄存器或根据 指数位; 根据指数的状态选择第一和第二寄存器或存储器位置之一的内容的模块方块（37,37'），将结果放入该寄存器或选定的存储器位置， 乘法和平方以所述随机数的第一模数的乘积进行模数化。