叠层陶瓷电容器
    11.
    发明公开

    公开(公告)号:CN1649048A

    公开(公告)日:2005-08-03

    申请号:CN200510006159.5

    申请日:2005-01-31

    CPC classification number: H01G4/30 H01G4/12

    Abstract: 本发明提供一种叠层陶瓷电容器(1),包括内部电极层(3)、厚度小于2μm的层间电介质层(2)和外侧电介质层(20),其特征在于,所述层间电介质层(2)及外侧电介质层(20)包含多个电介质粒子(2a、20a),在所述层间电介质层(2)中包含的电介质粒子(2a)的平均粒径为D50a,所述外侧电介质层(20)中所包含的并存在于从配置在最外侧的内部电极层(3a)沿厚度方向离开5μm以上的位置的电介质粒子(20a)的平均粒径为D50b时,该D50a与D50b之比(D50a/D50b)为y1,所述层间电介质层(2)的厚度为x的场合,所述y1与x满足y1≤-0.75x+2.275、且y1≥-0.75x+1.675的关系。根据本发明,可以提供一种叠层陶瓷电容器(1),即使将层间电介质层(2)薄层化时,也可以期待在保持各种电特性,特别是充分的介电常数的同时,提高TC偏压特性。

    具有介电层的电子器件及其生产方法

    公开(公告)号:CN1606109A

    公开(公告)日:2005-04-13

    申请号:CN200410086126.1

    申请日:2001-02-09

    Abstract: 本发明涉及一种具有介电层的电子器件及其生产方法。所述介电层由如下的介电陶瓷组合物组成,其至少含有式{(Sr1-xCax)O}m·(Ti1-yZry)O2的介电氧化物组合物的主要组分和含有R选自Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的至少一种元素的氧化物的第四次要组分,在主要组分表达式中:0.94<m<1.02,0≤x≤1.00,和0≤y≤0.20,以及基于100摩尔的主要组分,以R计,第四次要组分的摩尔比为0.02摩尔≤第四次要组分<2摩尔。这种介电陶瓷组合物,在烧结时可以获得优异的抗还原性、在烧结后可获得优异的电容-温度特性,并改善绝缘电阻的加速寿命。

    电子部件
    16.
    发明授权

    公开(公告)号:CN100592442C

    公开(公告)日:2010-02-24

    申请号:CN200610084042.3

    申请日:2006-03-31

    Abstract: 多层陶瓷电容器1,其具有以钛酸钡或钛酸钡钙为主成分的电介质层2。在电介质层是钛酸钡的情况下,在形成电介质层2的多个电介质粒子20中,相邻的电介质粒子20间存在的晶粒界面22的厚度为1nm或以下的粒子比例为全部的30%-95%。在电介质层2是钛酸钡钙的情况下,在形成电介质层2的多个电介质粒子20中,相邻的电介质粒子20间存在的晶粒界面22的厚度为1nm或以下的粒子比例为全部的20%-70%。

    多层陶瓷电容器及其制造方法

    公开(公告)号:CN100545969C

    公开(公告)日:2009-09-30

    申请号:CN200510004129.0

    申请日:2005-01-07

    CPC classification number: H01G4/30 H01G4/1227 Y10T29/435

    Abstract: 本发明的目标在于通过消除介电层中的氧空位和抑制Ni内部电极的氧化来提供一种具有高介电常数、高电容和极好可靠性的多层陶瓷电容器。该多层陶瓷电容器包括通过交替堆叠主要含钡的钛酸盐的介电层和主要含Ni的内部电极层而形成的多层介电体,并且在电容器中存在含有Mg-Si-O作为组成元素的第一异相。

    叠层陶瓷电容器
    18.
    发明授权

    公开(公告)号:CN100492559C

    公开(公告)日:2009-05-27

    申请号:CN200510006160.8

    申请日:2005-01-31

    CPC classification number: H01G4/12 H01G4/30

    Abstract: 本发明提供一种叠层陶瓷电容器(1),包括内部电极层(3)、厚度为3.5μm以下的层间电介质层(2),其中,上述层间电介质层(2)由与上述内部电极层接触的接触电介质粒子(2a)以及不与上述内部电极层接触的非接触电介质粒子(2b)构成,在上述层间电介质层(2)中包含的多个电介质粒子总体的平均粒径为D50,上述接触电介质粒子(2a)的粒度分布的标准偏差为σ时,满足D50≤0.25μm,且σ≤0.14。根据本发明,可以提供一种叠层陶瓷电容器(1),即使将层间电介质层(2)薄层化时,也可以期待DC偏压特性的提高。

Patent Agency Ranking