公开(公告)号：CN101325121A

公开(公告)日：2008-12-17

申请号：CN200810092374.5

申请日：2008-04-24

Applicant: TDK株式会社

Inventor： 桑岛一

IPC: H01F27/29 ,  H01F17/00

CPC classification number: H01L23/552 ,  H01L23/3192 ,  H01L23/564 ,  H01L27/0688 ,  H01L2224/02371 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00

Abstract: 本发明提供了一种电子元件及其制备方法。该电子元件设置有第一导体；用于覆盖第一导体的表面的绝缘体；贯穿绝缘体的通孔；位于所述绝缘体的表面上并且通过所述通孔与所述第一导体电连接的第二导体；以及包括具有导电性的防护膜，所述防护膜被插入在所述第一导体和第二导体之间，并且通过至少从构成所述通孔的底面的第一导体表面连续地延伸到通孔的内壁表面，覆盖介于所述第一导体和在通孔内的绝缘体之间的界面。

公开(公告)号：CN101182625A

公开(公告)日：2008-05-21

申请号：CN200710167599.8

申请日：2007-10-29

Applicant: TDK株式会社

Inventor： 桑岛一 ,  大久保等

IPC: C23C14/04 ,  H01G4/228 ,  H01C1/14

CPC classification number: H01G2/065 ,  H01G4/232 ,  Y10T428/24802

Abstract: 本发明的掩模装置具有：包括一张以上的隔板并具有可容纳芯片的内腔的掩模基体；以及配置在掩模基体的上下面，并具有与要形成在芯片的外表面上的电极的形状对应的形状的成膜开口，而且可通过该成膜开口对芯片的外表面有选择性地进行成膜掩模板。上述内腔具有与芯片的成膜状态下的高度尺寸大致相同的深度尺寸，从而可包围容纳在内部的芯片的周围，在其内面具有与成膜开口连通的成膜槽，由此，可与芯片的成膜状态下的上下面同时在芯片周面上形成电极。可在电子器件(芯片)的多个外表面上同时形成电极而减少工序数。

公开(公告)号：CN1992108A

公开(公告)日：2007-07-04

申请号：CN200610156256.7

申请日：2006-12-27

Applicant: TDK株式会社

Inventor： 桑岛一 ,  宫崎雅弘 ,  古屋晃

IPC: H01G4/33

CPC classification number: H01G4/33 ,  H01G4/008 ,  H01L28/40

Abstract: 薄膜器件具备基板、配置在基板上的由绝缘材料构成的平坦化膜、以及设置在平坦化膜上的电容器。电容器具有下部导体层、配置在下部导体层上的电介质膜、以及配置在电介质膜上的上部导体层。下部导体层具有电极膜、用电镀法在电极膜上形成的第1层、以及用PVD法或CVD法在第1层上形成的第2层。第2层中的金属晶体的粒径小于第1层中的金属晶体的粒径。

公开(公告)号：CN1870861A

公开(公告)日：2006-11-29

申请号：CN200610078445.7

申请日：2006-05-26

Applicant: TDK株式会社

Inventor： 桑岛一 ,  后藤真史

IPC: H05K3/18 ,  H05K3/46

CPC classification number: H05K1/116 ,  H05K1/0293 ,  H05K3/421 ,  H05K3/423 ,  H05K3/4614 ,  H05K3/462 ,  H05K3/4652 ,  H05K2201/0394 ,  H05K2201/09809 ,  H05K2203/0733 ,  H05K2203/1476 ,  H05K2203/173

Abstract: 为了在形成在电子元件的基(22)中的开口部(28)中填充导电材料，沟槽(24b)形成为在上导体(24)中围绕开口(24a)，且上导体(24)被分成第一导电部(24c)和围绕第一导电部(24c)的第二导电部(24d)。形成掩模(32)，使得待填充在开口部(28)中的导体(30)不接触第二导电部(24d)。通过使用下导体(26)作为电极从开口部(28)中的下导体(26)侧生长金属镀，以利用金属镀来填充开口部(28)。通过使用上导体(24)或下导体(26)作为电极的电镀，连结填充在开口部(28)和上导体(24)中的金属镀。

公开(公告)号：CN113115509B

公开(公告)日：2025-01-10

申请号：CN202110022120.1

申请日：2021-01-08

Applicant: TDK株式会社

Inventor： 奥山祐一郎 ,  大桥武 ,  桑岛一 ,  大塚隆史 ,  吉川和弘 ,  吉田健一

IPC: H05K1/02 ,  H05K3/00

Abstract: 本发明在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件中，提高从侧面的散热性。电子部件(1)具备基板(2)、在基板(2)上交替层叠的多个导体层(M1～M4)以及多个绝缘层(11～14)。多个绝缘层(11～14)的侧面(11s～14s)具有比基板(2)的侧面(2s)后退的凹部(11a～14a)和从凹部(11a～14a)突出的凸部(11b～14b)。这样，由于绝缘层(11～14)的侧面(11s～14s)具有凹凸形状，因此侧面(11s～14s)的露出面积增加。由此，能够提高从侧面(11s～14s)的散热性。

公开(公告)号：CN105322906B

公开(公告)日：2020-02-21

申请号：CN201510284236.7

申请日：2015-05-28

Applicant: TDK株式会社

Inventor： 户田慎一郎 ,  桑岛一

IPC: H03H7/01

Abstract: 本发明所涉及的LC复合部件具备1个以的上电感器、1个以上的电容器、磁性层、基板。基板具有第1面、与第1面为相反侧的第2面。磁性层是以与基板的第1面相对的形式被配置的。1个以上的电感器被配置于基板的第1面与磁性层之间。在垂直于基板的第1面的方向上，基板的厚度大于磁性层的厚度。基板的复数导磁率的实部和虚部分别小于磁性层的复数导磁率的实部和虚部。

公开(公告)号：CN110349927A

公开(公告)日：2019-10-18

申请号：CN201910271674.8

申请日：2019-04-04

Applicant: TDK株式会社

Inventor： 桑岛一 ,  西川朋永 ,  大塚隆史 ,  大桥武 ,  奥山祐一郎 ,  山谷学

IPC: H01L23/48 ,  H01L23/535 ,  H01L21/768

Abstract: 一种防止籽晶层的破坏引起通孔导通不良的多层配线结构体，具备：导体图案(P1a)，设于配线层(L1)并包含主导体层(13)；层间绝缘膜(61)，覆盖配线层(L1)，具有露出导体图案(P1a)一部分的开口部(61a)；导体图案(P2a)，设于配线层(L2)并经开口部(61a)与导体图案(P1a)连接。导体图案(P2a)包含与层间绝缘膜(61)相接的籽晶层(21、22)和设于籽晶层(21、22)由与主导体层(13)相同的金属材料构成的主导体层(23)。籽晶层(21、22)在开口部(61a)的底部被部分地除去，由此在开口部(61a)的底部主导体层(13)和主导体层(23)不经籽晶层(21、22)相接。主导体层(13)和主导体层(23)具有直接接触的部分因而通孔不会导通不良。

公开(公告)号：CN102903994B

公开(公告)日：2015-07-01

申请号：CN201210265531.4

申请日：2012-07-27

Applicant: TDK株式会社

Inventor： 桑岛一 ,  藤原俊康 ,  大山直人 ,  津谷好和 ,  佐佐木正美

IPC: H01P5/18 ,  H04B1/18

CPC classification number: H01P5/18 ,  H03H7/0138 ,  H04B1/0053 ,  H04B1/0458

Abstract: 本发明提供方向性耦合器和无线通信装置，方向性耦合器具有传送发送信号的主线路；将发送信号输入至主线路的输入端；从主线路输出发送信号的输出端；与主线路电磁场耦合而取出发送信号的一部分的副线路；在副线路的一端部所具备的耦合端；以及在副线路的另一端部所具备的隔离端；在副线路与耦合器之间，具备具有作为低通滤波器的功能的低通滤波器部。

公开(公告)号：CN1806476B

公开(公告)日：2011-08-31

申请号：CN200480016566.8

申请日：2004-06-08

Applicant: TDK株式会社

Inventor： 后藤真史 ,  桑岛一 ,  原浩树 ,  山本洋

IPC: H05K3/40

CPC classification number: H05K3/423 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/09563

Abstract: 本发明是一种在覆盖下层布线的绝缘部件的上侧表面使由上述下层布线连接的导体部露出的电子部件的制造方法。在该方法中，在绝缘部件的上侧表面形成供电膜之后，从该供电膜侧形成将下层布线作为底部的开口部。然后，将供电膜作为电极从开口部使金属电镀从上述供电膜的缘端部生长，使与下层布线密接的金属电镀填充到上述开口部而形成导体部。

公开(公告)号：CN100534265C

公开(公告)日：2009-08-26

申请号：CN200480005024.0

申请日：2004-02-26

Applicant: TDK株式会社

Inventor： 后藤真史 ,  川崎薰 ,  山本洋 ,  中野睦子 ,  桑岛一

IPC: H05K3/28

CPC classification number: H05K3/4647 ,  H05K2203/066 ,  H05K2203/1189 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49158

Abstract: 对由布线图形与柱状导体组成的导体部从上方贴合具有树脂的绝缘片。然后通过向以前述柱状导体为止动器的前述绝缘片的加压与加热用树脂覆盖前述柱状导体而形成以前述柱状导体的高度为基准的一定厚度的层。通过这种电子部件的制造方法，设置位于部件形成区域的外方的突起部，以此为基准，以包括该突起部的区域内的导体部占有率为基准计算所需的前述树脂的量，根据该树脂的量设定前述绝缘片的厚度。