公开(公告)号：FR2953974B1

公开(公告)日：2012-01-13

申请号：FR0958868

申请日：2009-12-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS

IPC: G11C16/14

公开(公告)号：FR2952735B1

公开(公告)日：2011-12-09

申请号：FR0958141

申请日：2009-11-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TEGLIA YANNICK

IPC: G06F21/52 ,  G06F21/71 ,  G06F21/77 ,  G06F21/83

公开(公告)号：FR2951599B1

公开(公告)日：2011-11-25

申请号：FR0957343

申请日：2009-10-20

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TEGLIA YANNICK

IPC: H04L9/06 ,  G06F21/02

公开(公告)号：FR2959331A1

公开(公告)日：2011-10-28

申请号：FR1053059

申请日：2010-04-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TEGLIA YANNICK

IPC: G06K9/00

Abstract: Système d'authentification comprenant un dispositif de saisie (2) comportant une pluralité d'éléments de saisie (4) configurés pour saisir respectivement des caractères en réponse à une saisie d'une séquence d'au moins un caractère effectuée par un utilisateur, le dispositif de saisie (2) comprenant au moins un moyen de détermination (13), couplé à au moins un élément de saisie (4), pour déterminer une force exercée sur ledit au moins un élément de saisie (4), le système comprenant un moyen d'enregistrement (20) pour enregistrer une série d'au moins une force exercée sur ledit au moins un élément de saisie (4), une mémoire (21) configurée pour stocker une série d'au moins une force de référence, et des moyens de comparaison (22) configurés pour comparer la série d'au moins une force exercée avec la série d'au moins une force de référence.

公开(公告)号：FR2948828B1

公开(公告)日：2011-09-30

申请号：FR0955273

申请日：2009-07-28

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： PAVLIN ANTOINE

IPC: H02H3/18 ,  B60R16/03 ,  H01L27/02

公开(公告)号：FR2954868A1

公开(公告)日：2011-07-01

申请号：FR0906352

申请日：2009-12-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC ,  ROQUELAURE PHILIPPE

IPC: H03K19/003

Abstract: L'invention concerne un de contremesure dans un circuit logique comprenant une porte logique (OG1, OG2, AG1, AG2) fournissant un signal de sortie binaire (S), le procédé comprenant des étapes de fourniture de données binaires ayant des valeurs aléatoires à des entrées (A1-A4) du circuit logique durant une phase de précharge, de fourniture de données à traiter aux entrées du circuit logique durant une phase de traitement de données, de fourniture en entrée du circuit logique d'un signal de commande de précharge (P) déclenchant une phase de précharge, et sous l'effet du signal de commande de précharge, d'adaptation du fonctionnement d'une porte logique (OG10, AG10, LG) du circuit logique, non équilibrée statistiquement, pour que le signal sortie (S) de la porte logique soit dans un état binaire avec une même probabilité que les données binaires aléatoires fournies en entrée du circuit logique durant la phase de précharge.

公开(公告)号：FR2952735A1

公开(公告)日：2011-05-20

申请号：FR0958141

申请日：2009-11-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TEGLIA YANNICK

IPC: G06F21/52 ,  G06F21/71 ,  G06F21/77 ,  G06F21/83

Abstract: L'invention concerne un procédé de détection d'une attaque par injection de fautes, comprenant : générer un premier ensemble d'éléments de données (D1...DM) comprenant un premier groupe d'éléments de données (D1...DN) et au moins un élément de données supplémentaire généré en réalisant une fonction OU-Exclusif entre au moins un élément de données du premier groupe et au moins une d'un pluralité de valeurs de brouillage (R1...RL); générer un deuxième ensemble d'éléments de données (D1'...DM') correspondant à une fonction OU-Exclusif entre chaque élément de données du premier ensemble et l'une sélectionnée de la pluralité de valeurs de brouillage ; générer des premier et deuxième signatures (S1, S2) en réalisant respectivement une opération commutative entre chacun des éléments de données du premier ensemble et ladite opération commutative entre chacun des éléments de données du deuxième ensemble ; et comparer les première et deuxième signatures pour détecter une attaque par injection de fautes.

公开(公告)号：FR2926673B1

公开(公告)日：2011-04-29

申请号：FR0850350

申请日：2008-01-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： NIEL STEPHAN

IPC: H01L21/8247 ,  H01L21/336

公开(公告)号：FR2918522B1

公开(公告)日：2011-04-01

申请号：FR0756215

申请日：2007-07-02

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV AIX MARSEILLE 1 PROVENCE

Inventor： CHALOPIN HERVE ,  COLLARD BOVY ANNE ,  COURMONTAGNE PHILIPPE

IPC: H04B1/69 ,  H04L25/49

公开(公告)号：FR2950465A1

公开(公告)日：2011-03-25

申请号：FR0904501

申请日：2009-09-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： ROUSSEAU HUBERT

IPC: G11C16/02 ,  G06F12/02 ,  G06K19/073

Abstract: Procédé pour écrire et lire des données dans des cellules mémoire, comprenant, lors de la programmation d'une donnée dans un bloc d'un première zone mémoire, une étape consistant à programmer dans une seconde zone mémoire une structure de métadonnées d'information temporaire (TINF, DPI) comprenant un drapeau de début (SFG), un identifiant (TYPE) de la structure d'information temporaire, une information (DAD, DSIND) sur l'emplacement du bloc dans la première zone mémoire, et un drapeau de fin (FFG), et, après une mise sous tension de la première zone mémoire, rechercher une anomalie dans des structures d'information temporaire présentes dans la seconde zone mémoire.