Abstract in simplified Chinese:一种信号传输总线系统,具有一信号传输线对,于其上以一互补信号之存在与否来指示一二进制数据值。一驱动器电路切断或连通一电流途径,其供应该互补信号至该信号传输线对。当此途径切断时,该驱动器电路连通一旁路电流途径,使得该驱动器电路表现得如一直流电路,且不会产生电源供应及地噪声。一接收器,其传感在该信号传输线对上之该互补信号之存在与否,包括一差动放大器及一终端晶体管,跨接于该差动放大器之输入端,用以将该差动放大器之输入电容放电,使其可以迅速地传感高速信号。
Abstract:
一種阻抗轉換裝置具有四個導體,這些導體經配置而使得第一與第二導體形成具有第一特徵阻抗之傳輸線;第三與第四導體形成具有第一特徵阻抗之傳輸線;第一與第三導體形成具有第二特徵阻抗之傳輸線;且第二與第四導體形成具有第二特徵阻抗之傳輸線。第二與第四導體是經由等於第一特徵阻抗之電阻而互連於鄰近末端處。第三與第四導體是經由等於第二特徵阻抗之電阻而互連於鄰近末端處。阻抗轉換裝置之橫向尺寸足夠小以允許插入於疊對線中。 An impedance conversion device has four conductors arranged so thatthe first and second conductors form a transmission line having a first characteristic impedance, the third and fourth conductors form a transmission line having the first characteristic impedance, the first and third conductors form a transmission line having a second characteristic impedance, and the second and fourth conductors form a third transmission line having the second characteristic impedance. The second and fourth conductors are interconnected at proximate ends through a resistance equal to the first characteristic impedance. The third and fourth conductors are interconnected at proximate ends through a resistance equal to the second characteristic impedance. The lateral dimensions of the impedance conversion device are small enough to permit insertion in a stacked pair line.
Abstract in simplified Chinese:一种阻抗转换设备具有四个导体,这些导体经配置而使得第一与第二导体形成具有第一特征阻抗之传输线;第三与第四导体形成具有第一特征阻抗之传输线;第一与第三导体形成具有第二特征阻抗之传输线;且第二与第四导体形成具有第二特征阻抗之传输线。第二与第四导体是经由等于第一特征阻抗之电阻而互连于邻近末端处。第三与第四导体是经由等于第二特征阻抗之电阻而互连于邻近末端处。阻抗转换设备之横向尺寸足够小以允许插入于叠对线中。 An impedance conversion device has four conductors arranged so thatthe first and second conductors form a transmission line having a first characteristic impedance, the third and fourth conductors form a transmission line having the first characteristic impedance, the first and third conductors form a transmission line having a second characteristic impedance, and the second and fourth conductors form a third transmission line having the second characteristic impedance. The second and fourth conductors are interconnected at proximate ends through a resistance equal to the first characteristic impedance. The third and fourth conductors are interconnected at proximate ends through a resistance equal to the second characteristic impedance. The lateral dimensions of the impedance conversion device are small enough to permit insertion in a stacked pair line.
Abstract in simplified Chinese:一种阻抗转换设备具有四个导体,这些导体经配置而使得第一与第二导体形成具有第一特征阻抗之传输线;第三与第四导体形成具有第一特征阻抗之传输线;第一与第三导体形成具有第二特征阻抗之传输线;且第二与第四导体形成具有第二特征阻抗之传输线。第二与第四导体是经由等于第一特征阻抗之电阻而互连于邻近末端处。第三与第四导体是经由等于第二特征阻抗之电阻而互连于邻近末端处。阻抗转换设备之横向尺寸足够小以允许插入于叠对线中。
Abstract in simplified Chinese:一种内存格(MC),包括针对转移闸相互配对组构的nMOS晶体管(11a、11b),以及用于存储数据之连接至nMOS晶体管(11a)的电容器(12)。nMOS晶体管(11a)的闸极电极连接至字线WL,汲极连接至比特线BL。nMOS晶体管(11b)的闸极电极连接至字线/WL,且汲极与源极连接至接地。电容器(12)连接于nMOS晶体管(11a)的源极与接地之间。Y选择器电路(13)连接于差动比特线BL、/BL与差动数据线DL、/DL之间。Y选择器电路(13)具有分别被组构成配对晶体管的两对nMOS晶体管(14a、14b及15a、15b)。
Abstract in simplified Chinese:为借由将一以接地件为参考点之差动线连接至未以接地件为参考点之差动线,从而经由一差动线传输数十GHz之高速数码信号,本发明揭示一种信号传输系统,该信号传输系统可经由一信号传输线在各电路块之间传输数码信号,其中每一电路块皆基本上包括一功能电路、一独立于该功能电路而形成之接收/发送电路、及一形成于该接收/发送电路之接收端与发送端之间的阻抗匹配传输线(115);一种以接地件(110)为参考点之差动线(105),该差动线自一差动输出驱动器引出,并由相对于电路块中的接地件(110)对称布置的差动信号线构成,仅有未以接地件为参考点之差动线对(111,112)直接延伸自相对于信号传输线(115)中的接地件对称布置的差动信号线。
Abstract in simplified Chinese:于半导体芯片(61)配置电源焊垫(62a)、接地焊垫(62b)、信号焊垫(62c)。在芯片(61)之周围附近被一体地形成,由芯片(61)起分离某种程度之位置被分离为复数的接地配线(63)被设置着。复数的信号线(64)及电源线(65)分别被形成在接地配线(63)上。信号线(64)及电源线(65)与其之下部的接地配线(63)一齐地呈放射状地被延长。这些信号线(64)与电源线(65)分别与接地配线(63)一齐地作为堆栈对(stacked pair)线路而成对被引出。
Abstract in simplified Chinese:本发明系以特定驱动电路之电路结构,及传输电路之特性阻抗而使总线配线系之信号传输可形成高速化之电子设备。为此,本发明以图1为例,系在由传递差动互补数码信号用之传输线路1,及匹配于其之终端电路的终端电阻所形成之总线配线系,以构成组合有电流开关型之差动驱动器3之输出入电路,而在其有传输电路1及终端电阻2等之配线基板,装载具有差动驱动器3的集成电路芯片所构成之电子设备,将差动驱动器3做成电流开关型,且使传输电路1做成其有25Ω以下之特性阻抗的线路之并列等长配线,就可抑制传输中之信号能量之衰减,且可抑制靠近之传输线路1间之电磁场干扰。
Abstract in simplified Chinese:本发明的课题在于,提供一种具备可对应超越GHz频带的高速信号的电源供应构造之电子电路设备。本发明的解决手段如下。驱动晶体管10形成于半导体基板1的表面上。于此半导体基板1上,形成了供应电源至驱动晶体管10的电源接地配对传输线路20,及发送信号至接收器之信号接地配对传输线路30。电源接地配对传输线路20分别连接于驱动晶体管的汲极层3,及P阱2中的P+层7。此外,信号接地配对传输线路30分别连接于驱动晶体管10的源极层4,及P阱2中的P^+层8。