公开(公告)号：WO2017140661A1

公开(公告)日：2017-08-24

申请号：PCT/EP2017/053256

申请日：2017-02-14

Applicant: 3D PLUS

Inventor： VAL, Christian

IPC: H01L25/065 ,  H01L23/49 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L23/66 ,  H01L24/43 ,  H01L24/48 ,  H01L24/49 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48137 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2225/06551 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/45099

Abstract: L'invention concerne un Module électronique 3D comportant selon une direction dite verticale un empilement (4) de tranches électroniques (16), chaque tranche comportant au moins une puce (1) munie de plots d'interconnexion (10), cet empilement étant assemblé à un circuit d'interconnexion (2) du module muni de billes de connexion, les plots (10) de chaque puce étant connectés par des fils de câblage électrique (15) à des bus verticaux (41) eux-mêmes électriquement reliés au circuit (2) d'interconnexion du module, un fil de câblage et le bus vertical auquel il est relié formant un conducteur électrique entre un plot d'une puce et le circuit d'interconnexion, caractérisé en ce que chaque fil de câblage électrique (15) est relié à son bus vertical (41) en formant dans un plan vertical un angle (α2) oblique et en ce que la longueur du fil de câblage entre un plot d'une puce d'une tranche et le bus vertical correspondant est différente de la longueur du fil de câblage entre un même plot d'une puce d'une autre tranche et le bus vertical correspondant, et obtenue par un câblage non rectiligne du fil de câblage pour compenser la différence de longueur verticale du bus vertical d'une tranche à l'autre, de manière à ce que le conducteur électrique entre le plot d'une puce d'une tranche et le circuit d'interconnexion, et le conducteur électrique entre ledit même plot d'une puce de l'autre tranche et le circuit d'interconnexion, aient la même longueur.

Abstract translation:

具有在垂直方向上的模块é电子3D称为堆栈（4）的槽DE电子（16），（1）设置有具有至少一个芯片的每个晶片 互连焊盘（10），这堆é作为组装Dé ＆Agrave; 互连电路（2）设置有连接球的模块，每个芯片的由儿子C＆ACIRC螺柱（10）é作为连接（E S）;布线é电（15）＆agrave; 垂直总线（41）的自M＆ecirc;我Dé电连接（E S）电路（2）模块互连，一个C＆ACIRC丝;布线和垂直总线到其所连接Dé 形成芯片的焊盘和互连电路之间的导电电子电器，其特征在于ééRIS; 在每个金属线c＆ACIRC;布线é电（15）连接Dé ＆Agrave; 其竖直总线（41）通过在垂直平面内倾斜地形成角度（α2），并在C＆ACIRC的是，导线的长度;在晶片的芯片的焊垫与对应的垂直总线之间的布线是DIFFé年金 C＆ACIRC的电线长度;布线M＆ecirc之间;垫我另一个晶片的芯片和相应的垂直总线，并通过C＆ACIRC获得;金属线c＆ACIRC的非直线布线;布线以补偿该差异é ENCE与切片＆agrave垂直总线的垂直长度; 可以这么说，另一方面; 什么晶片和互连电路的芯片的垫之间的驱动器电子电器，并且驱动器＆eacute; m之间与电力所述ecirc;根根我一个芯片到另一个晶片和电路 互连，有M＆ecirc;我长度。

公开(公告)号：WO2016150934A1

公开(公告)日：2016-09-29

申请号：PCT/EP2016/056204

申请日：2016-03-22

Applicant: 3D PLUS

Inventor： VAL, Christian

IPC: H01L23/367 ,  H01L23/433 ,  H01L25/065

CPC classification number: H01L23/367 ,  H01L23/13 ,  H01L23/4334 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/45144 ,  H01L2224/4824 ,  H01L2224/85205 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/00

Abstract: Dispositif (30, 50) de puce électronique (31, 51, 72) à résistance thermique améliorée, comprenant au moins un plot de connexion électrique (32, 54, 73) avec une liaison d'interconnexion électrique (33, 55, 74), au moins un plot thermique (34, 61, 76) disposé sur une face de la puce, au moins un élément d'échange thermique (36, 59, 70), et au moins une liaison thermique (35, 57, 75) entre le plot thermique (34, 61, 76) et l'élément d'échange thermique (36, 59, 70).

Abstract translation: 具有改善的热阻的电子芯片（31,51,72）装置（30,50）包括：具有电互连连接件（33,55,74）的至少一个电连接垫（32,54,73）; 放置在所述芯片的一侧上的至少一个热垫（34,61,76）; 至少一个传热元件（36,59,70）; 和在热垫（34,61,76）和传热元件（36,59,70）之间的至少一个热连接件（35,57,75）。

公开(公告)号：WO2012152672A3

公开(公告)日：2013-05-30

申请号：PCT/EP2012058195

申请日：2012-05-04

Applicant: 3D PLUS ,  VAL CHRISTIAN

Inventor： VAL CHRISTIAN

IPC: H01L23/538 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/48

CPC classification number: H01G4/224 ,  B05D1/02 ,  B05D5/10 ,  C23C14/08 ,  C23C16/01 ,  C23C16/402 ,  H01L21/568 ,  H01L23/3121 ,  H01L24/18 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68368 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01079 ,  H01L2924/1461 ,  H01L2924/15153 ,  H01L2924/181 ,  H05K1/115 ,  H05K1/181 ,  H05K3/284 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/82

Abstract: The invention relates to a method for the collective production of a reconstituted wafer that comprises chips with connection pads on a so-called front side of the chip, said method comprising a step of: A) placing the chips on an initial adhesive carrier, front side on the carrier, characterized in that it comprises the following steps: B) depositing, in the gaseous phase at atmospheric pressure and at room temperature, an electrically insulating layer on the initial carrier and the chips, this layer having a mechanical role in supporting the chips; C) transferring the chips covered with the mineral layer to a temporary adhesive carrier, the rear side of the chips facing the temporary adhesive carrier; D) removing the initial adhesive carrier; E) placing the chips on a chuck, the front sides of the chips facing the chuck; F) removing the temporary adhesive carrier; G) depositing a resin over the chuck so as to encapsulate the chips, then curing the resin; H) removing the chuck; and I) producing an RDL on the active side.

Abstract translation: 本发明涉及一种用于集体生产重构晶片的方法，该方法包括在所述芯片的所谓正面上具有连接焊盘的芯片，所述方法包括以下步骤：A）将芯片放置在初始粘合剂载体上，前面 其特征在于其包括以下步骤：B）在大气压和室温的气相中沉积初始载体和芯片上的电绝缘层，该层在支撑中具有机械作用 芯片; C）将覆盖有矿物层的碎片转移到临时粘合剂载体上，芯片的后侧面向临时粘合剂载体; D）去除初始粘合剂载体; E）将芯片放置在卡盘上，芯片的前侧面向卡盘; F）去除临时粘合剂载体; G）将树脂沉积在卡盘上以封装芯片，然后固化树脂; H）拆下卡盘; 和I）在活动侧产生RDL。

公开(公告)号：WO2012120448A1

公开(公告)日：2012-09-13

申请号：PCT/IB2012/051048

申请日：2012-03-06

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  3D PLUS ,  LIMOUSIN, Olivier ,  SOUFFLET, Fabrice

Inventor： LIMOUSIN, Olivier ,  SOUFFLET, Fabrice

IPC: H05K3/32 ,  H05K3/40 ,  H01L21/60

CPC classification number: H01L24/03 ,  H01L24/11 ,  H01L24/13 ,  H01L24/27 ,  H01L24/29 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/0401 ,  H01L2224/11003 ,  H01L2224/1111 ,  H01L2224/11334 ,  H01L2224/1329 ,  H01L2224/133 ,  H01L2224/27003 ,  H01L2224/2711 ,  H01L2224/27334 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/81191 ,  H01L2224/8185 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2924/00013 ,  H01L2924/12042 ,  H05K3/027 ,  H05K3/06 ,  H05K3/12 ,  H05K3/321 ,  H05K3/4007 ,  H05K2201/10674 ,  H05K2203/107 ,  H05K2203/1476 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

Abstract: Procédé d'interconnexion par retournement d'un composant électronique (D) sur un substrat (B), caractérisé en ce qu'il comporte la réalisation d'au moins un plot d'interconnexion (PC) par gravure d'une couche épaisse conductrice et son collage, au moyen d'au moins une colle conductrice, entre un plot ou plage d'accueil dudit composant électronique et un plot ou plage d'accueil dudit substrat (PAS).

Abstract translation: 本发明涉及一种用于将电子元件（D）倒装连接到基板（B）的方法，其特征在于，其包括通过蚀刻厚导电膜并将其粘结来制造至少一个互连焊盘（PC），通过 至少一种导电粘合剂的装置，在所述电子部件的接收垫或区域与所述基板的接收垫或区域（PAS）之间。

公开(公告)号：WO2010142804A1

公开(公告)日：2010-12-16

申请号：PCT/EP2010/058277

申请日：2010-06-14

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/31 ,  H01L23/538 ,  H01L21/56

CPC classification number: H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/96 ,  H01L2224/04105 ,  H01L2224/24137 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/00

Abstract: L'invention concerne un procédé de fabrication d'une plaque reconstituée (100) qui comporte des puces (1) présentant des plots de connexion (10), ce procédé comprenant les étapes suivantes de : - fabrication d'une première plaque de puces (1). Il comprend en outre les étapes suivantes : - réalisation sur cette plaque d'un empilement d'au moins une couche de redistribution des plots (10) des puces sur des pistes conductrices (12) destinées à l'interconnexion des puces, cet empilement étant désigné couche RDL principale (14), - découpe de cette plaque pour obtenir des puces (1) individuelles munies chacune de leur couche RDL (14), - report des puces individuelles avec leur couche RDL (14) sur un support suffisamment rigide (20) pour rester plan lors des étapes suivantes, et muni d'une couche de colle (21), avec la couche RDL (14) sur la couche de colle (21), - dépôt d'une résine (30) pour encapsuler les puces (1), - polymérisation de la résine, - retrait du support rigide (20), - dépôt d'une seule couche de redistribution dite mini RDL (24) pour relier les pistes conductrices de la couche RDL (14) principale jusqu'à des contacts d'interconnexion, à travers des ouvertures (22) pratiquées dans la couche de colle (21), la plaque comportant la résine polymérisée, les puces avec leur couche de RDL, et la Mini RDL étant la plaque reconstituée (100).

Abstract translation: 本发明涉及一种用于制造重构晶片（100）的方法，该方法包括具有接合焊盘（10）的芯片（1），所述方法包括制造第一芯片晶片（1）的以下步骤。 该方法还包括以下步骤：在所述晶片上产生至少一层的堆叠，用于将芯片的焊盘（10）重新分配在用于互连芯片的导电轨道（12）上，所述堆叠被称为主RDL层 （14）; 切割所述晶片以获得每个具有其自己的RDL层（14）的单个芯片（1）; 将具有RDL层（14）的单个芯片添加到刚性足以在随后的步骤期间保持平坦的基底（20），并且设置有粘合剂层（21），RDL层（14）在粘合剂层 21）; 沉积树脂（30）以封装芯片（1）; 聚合树脂; 去除刚性基板（20）; 沉积称为微型RDL（24）的单个再分布层，以将主RDL层（14）的导电轨道与互连触点，通过在粘合剂层（21）中形成的开口（22）连接，晶片包括聚合的 树脂，具有RDL层的芯片和形成复原晶片（100）的小型RDL。

公开(公告)号：WO2008095811A1

公开(公告)日：2008-08-14

申请号：PCT/EP2008/050970

申请日：2008-01-28

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L21/60 ,  H01L23/48 ,  H01L25/065 ,  H01L21/98

CPC classification number: H01L24/81 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05009 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05568 ,  H01L2224/05647 ,  H01L2224/16105 ,  H01L2224/16108 ,  H01L2224/16146 ,  H01L2224/81224 ,  H01L2224/8184 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30107 ,  Y10T29/49126 ,  Y10T29/49165 ,  Y10T29/49167 ,  H01L2924/00 ,  H01L2924/00014

Abstract: L' invention concerne un procédé d' interconnexion de composants électroniques d'une première tranche (Tl) avec des composants électroniques d'une deuxième tranche (T2), chaque tranche comportant des vias (1) métallisés qui traversent la tranche dans l'épaisseur. Le procédé comprend les étapes suivantes de : dépôt d'une goutte (3) d'encre conductrice contenant des solvants et des nanoparticules de métal sur chaque via (1) de la première tranche (Tl), empilage de la deuxième tranche (T2) sur la première de manière à ce que les vias (1) de la deuxième tranche (T2) soient sensiblement superposés sur les vias (1) de la première tranche (Tl). élimination de 50 à 90% des solvants contenus dans les gouttes (3) par chauffage ou dépression de façon à obtenir une encre pâteuse, frittage des gouttes (3) d'encre pâteuse par laser afin de réaliser des connexions (31) électriques entre les vias (1) métallisés superposés.

Abstract translation: 本发明涉及一种将第一晶片（T1）的电子部件与第二晶片（T2）的电子部件互连的方法，每个晶片包括通过晶片厚度的金属化通孔（1）。 该方法包括以下步骤：在第一晶片（T1）的每个通孔（1）上沉积含有溶剂和金属纳米颗粒的导电油墨滴（3），将第一晶片（T2）首先堆叠在第一晶片 第二晶片（T2）的通孔（1）基本上覆盖在第一晶片（T1）的通孔（1）上的方式。 通过加热或真空处理消除液滴（3）中所含的溶剂中的50至90％，以获得糊状油墨，通过激光烧结糊状墨水滴（3），从而在 重叠的金属化通孔（1）。

公开(公告)号：WO2006032611A1

公开(公告)日：2006-03-30

申请号：PCT/EP2005/054419

申请日：2005-09-07

Applicant: 3D PLUS ,  VAL, Christian ,  LIGNIER, Olivier ,  BOCAGE, Régis

Inventor： VAL, Christian ,  LIGNIER, Olivier ,  BOCAGE, Régis

IPC: H05K1/02

CPC classification number: H01L23/3128 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/0201 ,  H05K1/111 ,  H05K1/112 ,  H05K3/4641 ,  H05K2201/09718 ,  H05K2201/09745 ,  H05K2201/09781 ,  H05K2203/165 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: La présente invention concerne un dispositif électronique intégrant un répartiteur de chaleur. Il s'applique plus particulièrement aux dispositifs de type boîtiers plastiques, à un ou plusieurs niveaux de composants. Selon l'invention, le dispositif électronique, par exemple de type boîtier, est muni pour sa connexion externe de plots (11) répartis sur une surface de connexion (22), II comprend une plaque (23) conductrice de la chaleur, disposée parallèlement à la dite surface de connexion, et présentant une structure non uniforme permettant, lorsque le dispositif est soumis à une température extérieure donnée, un apport de chaleur contrôlée au niveau de chaque plot de connexion externe, en fonction de sa position sur la surface dé connexion. Dans le cas où le dispositif serait un boîtier comprenant un support (20) de type circuit imprimé, la plaque conductrice formera avantageusement une couche interne dudit support.

Abstract translation: 本发明涉及一种设置有散热器的电子设备，特别涉及包括一个或多个部件级的塑料盒状设备。 本发明的电子设备（例如盒状）设置有分布在连接表面（22）上的外部连接焊盘（11），包括导热板（23），该导热板相对于 对于所述连接表面并且其不均匀结构，当器件暴露于给定的外部温度时，可以根据其在连接表面上的位置对每个外部连接焊盘进行受控的热供应。 当装置以包括印刷电路形式的支撑件（20）的盒子的形式实施时，导电板有利地形成其内层。

公开(公告)号：WO2003041163A1

公开(公告)日：2003-05-15

申请号：PCT/FR2002/003524

申请日：2002-10-15

Applicant: 3D PLUS ,  VAL, Christian

Inventor： VAL, Christian

IPC: H01L23/31

CPC classification number: B81B7/0041 ,  B81B7/007 ,  G02B6/4201 ,  G02B6/4248 ,  G02B6/4251 ,  H01L23/10 ,  H01L23/315 ,  H01L23/34 ,  H01L31/0203 ,  H01L31/024 ,  H01L2224/16 ,  H01L2924/01057 ,  H01L2924/16152

Abstract: L'invention concerne un dispositif d'encapsulation hermétiqe de composant devant être protégé toute contrainte. Le composant (5) est fixé sur un substrat (15) portant sur son autre face un élément de réglage de température (17) fixé par collage (16). Cet ensemble est disposé dans un boîtier en deux parties (11, 12) assemblées par collage (13) avec passage de liaisons optiques (6) et de connexions électriques (18, 142). Il est supporté par des protubérances (19) d'une partie (11) du boîtier. Sur l'autre partie (12) est collé un bloc (14) à interconnexions en trois dimensions formant l'électronique de régulation de température. Le bloc, le boîtier (11, 12) et une longueur minimum (L) des liaisons et connexions sont enrobés dans une couche de protection minérale (4'). L'invention s'applique notamment aux composants optoélectroniques et aux composants MEMS.

Abstract translation: 本发明涉及一种用于密封封装必须防止所有应力的部件的装置。 上述组件（5）固定到具有粘合（16）的温度控制元件（17）的基板（15）的另一个面上。 所述组件设置在包括通过胶合（13）组装的两个部分（11,12）的壳体中，以及用于光学连接件（6）和电连接件（18,142）的通道。 所述部件由从壳体的一部分（11）突出的元件（19）支撑。 单元（14）被胶合到壳体的另一部分（12），所述单元包括形成温度调节电子器件的三维互连。 上述单元壳体（11,12）和连接件和连接件的最小长度（L）被包裹在矿物保护层（4'）中。 特别地，本发明可以用于光电子部件和MEMS部件。

公开(公告)号：WO2018109185A1

公开(公告)日：2018-06-21

申请号：PCT/EP2017/083094

申请日：2017-12-15

Applicant: 3D PLUS

Inventor： DUBUS, Patrick ,  PERROT, Nicolas

IPC: H02M3/156

Abstract: Convertisseur de tension continue de type Buck quasi-résonant comprenant une porte d'entrée (201) ayant une première borne (202) apte à recevoir un niveau de tension à convertir, une porte de sortie (206) ayant une première borne (204) apte à fournir un niveau de tension convertie, un premier interrupteur (Qhs) connecté en série à ladite première borne de la porte d'entrée et un circuit de régulation (211) configuré pour : - générer une ondulation de tension (Ond), croissante ou décroissante en fonction d'un état de fermeture ou ouverture dudit premier interrupteur; - générer un signal de consigne (Vcons) proportionnel à une différence entre un niveau moyen de tension convertie et une tension de référence (Vref); - effectuer une première comparaison (210) entre ledit signal de consigne et ledit niveau de tension convertie (Vout) auquel a été additionné ladite ondulation de tension; et - en fonction du résultat de ladite première comparaison, générer ou pas sur sa sortie un signal d'activation (Hs_Cmd) pilotant la fermeture dudit premier interrupteur pendant une durée prédéfinie (Ton).

公开(公告)号：WO2008022901A3

公开(公告)日：2008-06-19

申请号：PCT/EP2007058090

申请日：2007-08-03

Applicant: 3D PLUS ,  VAL CHRISTIAN

Inventor： VAL CHRISTIAN

IPC: H01L21/98 ,  H01L21/68 ,  H01L23/58 ,  H01L25/065

CPC classification number: H01L22/32 ,  H01L21/563 ,  H01L21/6835 ,  H01L21/6836 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2221/68386 ,  H01L2224/73203 ,  H01L2225/06513 ,  H01L2225/06551 ,  H01L2225/06572 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/1461 ,  Y10T29/49004 ,  H01L2924/00

Abstract: The invention relates to the collective manufacturing of n 3D modules. It comprises a manufacturing stage of a batch of n wafers i on the same plate, of the same thickness, and comprised of silicon, covered on one test point side face (20) then an insulating layer (4) of e thickness, forming the insulating substrate and equipped with at least one electronic component (11 ) connected to the test points (20) by means of the said insulating layer, with the components being separated from each other by primary grooves (30) with a width L1, and with the connecting points of the components (2) being connected to the tracks (3) that are flush with the level of the grooves (30), (B1) a stage depositing an adhesive support (40) on the component-side face, C1 ) a stage withdrawing the silicon plate (10) so as to show the test points (20), D1 ) a stage testing the electronic components of the plate by means of the test points (20), and marking of the valid components (11 '), E1 ), a stage for reporting on an adhesive film (41), the wafers (50) each comprising a valid component (11 '), with the wafers being separated by the secondary grooves (31) at the level at which the conductive tracks (3) of the valid components (11 ') appear. This stage, repeated K times, is followed by a stage of stacking the K plates, by making metalized holes in the thickness of the stack which are intended for connecting the wafers between the K plates, then cutting the stack to obtain the n 3D modules.

Abstract translation: 本发明涉及n个3D模块的集体制造。 它包括相同厚度的同一板上的一批n个晶片i的制造阶段，并且由硅组成，覆盖在一个测试点侧面（20）上，然后覆盖e厚度的绝缘层（4），形成 绝缘基板，并且配备有通过所述绝缘层连接到所述测试点（20）的至少一个电子部件（11），所述部件通过具有宽度L1的主槽（30）彼此分离，并且与 组件（2）的连接点连接到与凹槽（30）的平面齐平的轨道（3），（B1）在组件侧面上沉积粘合剂支撑件（40）的台阶 ）阶段抽出硅板（10）以示出测试点（20），D1）通过测试点（20）对板的电子部件进行分级测试，并标记有效部件（11） '），E1），用于报告粘合膜（41）的阶段，每个晶片（50）包括一个瓦片 d分量（11'），其中晶片在有效部件（11'）的导电轨道（3）出现的水平处被辅助凹槽（31）分开。 在这个阶段，重复K次，之后是堆叠K个板的阶段，通过在堆叠的厚度上形成用于连接K板之间的晶片的金属化孔，然后切割堆叠以获得n个3D模块 。