公开(公告)号：FR3097994A1

公开(公告)日：2021-01-01

申请号：FR1907125

申请日：2019-06-28

Applicant: ST MICROELECTRONICS ROUSSET ,  STMICROELECTRONICS GRAND OUEST SAS

Inventor： ORLANDO WILLIAM ,  COUVRAND JULIEN ,  GUILLEMIN PIERRE

IPC: G06F9/30 ,  G06F12/08

Abstract: Modification d'une mémoire d'un microprocesseur sécurisé La présente description concerne un procédé comprenant des étapes consistant à :a) recevoir, par un premier microprocesseur (3), une requête de modification d'un contenu d'une première mémoire (32) du premier microprocesseur ;b) accéder, avec le premier microprocesseur, à des premières données associées à la requête et à une signature générée à partir des premières données, les premières données et la signature étant disponibles dans une deuxième mémoire (22) d'un deuxième microprocesseur (2), et les premières données étant représentatives d'une modification à appliquer au contenu de la première mémoire (32) ;c) vérifier, par le premier microprocesseur (3), l'authenticité des premières données à partir de ladite signature ; etd) modifier le contenu de la première mémoire (32) conformément aux premières données, la mise en oeuvre de l'étape d) étant conditionnée par l'étape c). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3068788B1

公开(公告)日：2019-08-30

申请号：FR1756512

申请日：2017-07-10

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： CATROUILLET MICHEL

IPC: G01P3/36 ,  G01D5/32 ,  G01P3/40

Abstract: Dispositif de détermination de la vitesse de rotation d'un objet comprenant des moyens de visualisation (Dl) fixés sur ledit objet (A), des moyens d'éclairage (L1, UT) configurés pour éclairer les moyens de visualisation par des impulsions lumineuses de fréquence réglable (f1), des moyens de réglage (B1) configurés pour régler ladite fréquence de façon que les moyens de visualisation paraissent immobiles lorsque l'objet est en rotation, et des moyens de traitement (MT) configurés pour déterminer ladite vitesse de rotation (wc) à partir de la valeur de ladite fréquence ainsi réglé (f2).

公开(公告)号：FR3073302A1

公开(公告)日：2019-05-10

申请号：FR1760484

申请日：2017-11-08

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： RUELLE FREDERIC

IPC: G06F21/52

Abstract: Le procédé de surveillance d'au moins une activité d'un objet connecté (2, 3, 4) comprend une première mesure périodique d'au moins un signal interne (SM, SC) représentatif d'au moins une activité de l'objet connecté (2, 3, 4), un premier calcul non-cryptographique d'au moins un paramètre d'activité (PA) représentatif de ladite au moins une activité à partir dudit au moins un signal interne mesuré, une comparaison entre chaque paramètre d'activité (PA) calculé à l'issue du premier calcul et une gamme de consignes du paramètre correspondant (DTR, CCR), et un déclenchement d'au moins une action de sûreté si au moins un paramètre d'activité (PA) calculé à l'issue du premier calcul se trouve en dehors de ladite gamme de consignes (DTR, CCR).

公开(公告)号：FR3058595A1

公开(公告)日：2018-05-11

申请号：FR1660669

申请日：2016-11-04

Applicant: STMICROELECTRONICS GRAND OUEST SAS

Inventor： LANGOUET EMMANUEL ,  ROUSSELIN SAMUEL

IPC: H02P8/34

Abstract: Ledit moteur (SM) est piloté selon des modes de pilotage par pas comprenant un mode de pilotage par pas entiers (FSDM), un mode de pilotage par demi-pas (HSDM) et des modes de pilotage par micropas (QSDM, ESDM, SSDM). Ledit procédé comprend le fait de commander le mode de pilotage courant du moteur (SM) par une unité de traitement (PU). Pendant une phase d'accélération (AP) du moteur (SM) qui est dans un mode de pilotage courant autre que le mode de pilotage par pas entiers (FSDM), l'unité de traitement (PU) teste, après chaque augmentation de vitesse, si sa puissance de calcul restante (RCP) est suffisante pour rester dans ledit mode de pilotage courant, et dans le cas contraire, elle passe au mode de pilotage à pas plus grossier le plus proche en présence d'une première condition de changement.

公开(公告)号：US20250053318A1

公开(公告)日：2025-02-13

申请号：US18932199

申请日：2024-10-30

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： Loic Pallardy ,  Michel Jaouen

IPC: G06F3/06

Abstract: In embodiments, a system includes a first and a second processing unit, a memory, and a firewall device. The first processing unit operates in a secure mode and generates memory access requests having a secure level. The second processing unit operates in a non-secure mode and generates memory access requests having a non-secure level. The memory includes a first memory area that can be shared between the first and second processing units. The firewall device includes a first firewall circuit with a first configuration authorizing access to the first memory area in the presence of a secure or non-secure level access request. The firewall circuit includes a second configuration prohibiting access to the first memory area in the presence of a secure level access request and authorizing access to the first memory area only in the presence of a non-secure level access request.

公开(公告)号：US12190123B2

公开(公告)日：2025-01-07

申请号：US17898312

申请日：2022-08-29

Applicant: STMicroelectronics France ,  STMicroelectronics (Grand Ouest) SAS

Inventor： Frederic Ruelle ,  Laurent Meunier ,  Bechir Jabri ,  Emmanuel Grandin ,  Nabil Safi ,  Ghaith Oueslati ,  Yohann Martiniault ,  Jerome Caillet

IPC: G06F9/445 ,  G06F3/0482 ,  G06F9/4401 ,  G06F9/451

Abstract: System, method, and circuitry for generating content for a programmable computing device based on user-selected configuration information. A settings registry is generated based on the user's selections. The settings registry and the user selected configuration information is utilized to generate the content, such as code, data, parameters, settings, etc. When the content is provided to the programmable computing device, the content initializes, configures, or controls one or more software and hardware aspects of the programmable computing device, such as boot sequence configurations, internal peripheral configurations, states of the programmable computing device, transitions between states of the programmable computing device, etc., and various combinations thereof.

公开(公告)号：US12058255B2

公开(公告)日：2024-08-06

申请号：US17553481

申请日：2021-12-16

Applicant: STMicroelectronics (Rousset) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： Julien Couvrand ,  William Orlando

IPC: H04L9/08

CPC classification number: H04L9/0894

Abstract: The present description concerns an electronic system including one or a plurality of first microprocessors, a second microprocessor for securely managing first encryption keys of the first microprocessors, the second microprocessor being configured to communicate with each first microprocessor and including a first non-volatile memory having at least one second key stored therein, and for each first microprocessor, a second non-volatile memory external to the second microprocessor and containing the first keys of the first microprocessor encrypted with the second key.

公开(公告)号：US20240201873A1

公开(公告)日：2024-06-20

申请号：US18531044

申请日：2023-12-06

Applicant: STMicroelectronics (Grand Ouest) SAS

Inventor： Fabien ARRIVE ,  Yves MAGNAUD

IPC: G06F3/06

CPC classification number: G06F3/0622 ,  G06F3/0655 ,  G06F3/0679

Abstract: A device executes an authentication process protected by an authentication counter that is incremented in case of an authentication failure. The incrementation of the counter is protected against unexpected device power-off or power-off attacks. A non-volatile memory is divided into pairs of cells. The protecting includes writing a fixed value D into an active pair of two consecutive cells. As long as successful authentications occur, the content of the first cell is overwritten by a random value. When a failed authentication occurs, the content of the second cell is overwritten by a random value and the next two consecutive cells are written with the fixed value D. Those cells form the active pair and the protection process is repeated. This mechanism facilitates preventing the lack of incrementation of the authentication counter in case of unexpected device power-off during the processing of a failed authentication.

公开(公告)号：US11954548B2

公开(公告)日：2024-04-09

申请号：US17520266

申请日：2021-11-05

Applicant: STMicroelectronics (Grand Ouest) SAS ,  STMicroelectronics (Rousset) SAS

Inventor： Frederic Gouabau ,  Olivier Rouy

IPC: G06K19/07 ,  G06K19/073 ,  H05B45/10

CPC classification number: G06K19/07354 ,  H05B45/10

Abstract: A connector that is configured to receive a smart card includes: a first contact configured to receive a power supply voltage and corresponding to a first (power supply) contact area of the smart card, a second contact configured to receive a reference voltage and corresponding to contact a second (reference voltage) contact area of the smart card, and a third contact corresponding to a three-state (input/output) contact area of the smart card. A first light-emitting diode having an anode coupled to the third contact and a cathode coupled to the second contact. A second light-emitting diode has a cathode coupled to the third contact and an anode coupled to the first contact. Turning on/off of the first and second light-emitting diode is controlled by the smart card through the signal at the three-state (input/output) contact area.

公开(公告)号：US11914718B2

公开(公告)日：2024-02-27

申请号：US17657027

申请日：2022-03-29

Applicant: STMicroelectronics (Alps) SAS ,  STMicroelectronics (Grand Ouest) SAS

Inventor： Franck Albesa ,  Nicolas Anquet

IPC: G06F21/57 ,  G06F9/4401 ,  G06F21/60

CPC classification number: G06F21/575 ,  G06F9/4403 ,  G06F21/602 ,  G06F2221/034

Abstract: The present disclosure relates to a method for booting a processing device, the method including: generating, by a monotonic counter and during a first boot phase, a first count value; transmitting, by the monotonic counter, the first count value to an access control circuit of a memory; reading, on the basis of the first count value, first data stored in the memory; and generating, by the monotonic counter and during a second boot phase, a second count value greater than the first count value. The access control circuit of the memory is configured so that the reading of the first data is not authorized on the basis of the second count value.