公开(公告)号：CN104425492B

公开(公告)日：2019-03-22

申请号：CN201410442976.4

申请日：2014-09-02

Applicant: 三星电子株式会社

Inventor： 梁炆承 ,  穆罕默德·拉基布·乌丁 ,  李明宰 ,  李商文 ,  李成训 ,  赵成豪

IPC: H01L27/06 ,  H01L21/8249

Abstract: 本发明提供了一种互补金属氧化物半导体器件及其制造方法。在互补金属氧化物半导体器件中，缓冲层处于硅衬底上，包含第Ⅲ‑Ⅴ主族材料的第一层处于缓冲层上。包含第Ⅳ主族材料的第二层处于缓冲层或硅衬底上，且第二层与第一层间隔开。

公开(公告)号：CN109427907A

公开(公告)日：2019-03-05

申请号：CN201810985594.4

申请日：2018-08-28

Applicant: 三星电子株式会社

Inventor： 李商文 ,  金正泽 ,  金利桓 ,  宋宇彬 ,  申东石 ,  李承烈

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/08 ,  H01L21/336

Abstract: 本公开提供了半导体器件及其制造方法。该半导体器件包括：衬底；有源图案，与衬底间隔开并在第一方向上延伸；以及栅极结构，在有源图案上并在与第一方向交叉的第二方向上延伸，其中有源图案的下部在第一方向上延伸并包括相对于衬底的上表面倾斜的第一下表面。

公开(公告)号：CN102637794B

公开(公告)日：2016-12-14

申请号：CN201210032437.4

申请日：2012-02-14

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 李商文 ,  尹义埈 ,  朴珍燮 ,  朴成铉

IPC: H01L33/04 ,  H01L33/20 ,  H01L33/12 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02392 ,  H01L21/02395 ,  H01L21/02398 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02513 ,  H01L21/02628 ,  H01L21/02642 ,  H01L21/02647

Abstract: 本发明公开了半导体器件及其制造方法。所述半导体器件包括：第一非平坦、非极性氮化物半导体层，具有三维(3D)表面形式并由非极性氮化物半导体形成；第一结构层，形成在所述第一非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒；及第一非极性氮化物半导体层，形成在所述第一非平坦、非极性氮化物半导体层和所述第一结构层上。

公开(公告)号：CN104600070A

公开(公告)日：2015-05-06

申请号：CN201410601952.9

申请日：2014-10-31

Applicant: 三星电子株式会社

Inventor： 梁炆承 ,  穆罕默德·拉基布·乌丁 ,  李明宰 ,  李商文 ,  李成训 ,  赵成豪

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/0245 ,  H01L21/02452 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/02645 ,  H01L27/092

Abstract: 本发明公开了一种衬底结构、包括该衬底结构的互补金属氧化物半导体CMOS器件和制造该CMOS器件的方法，其中衬底结构包括：衬底；位于衬底上的由包括硼B和/或磷P的材料形成的至少一个晶种层；以及位于晶种层上的缓冲层。该衬底结构可减小缓冲层的厚度，并且还提高了形成有该衬底结构的半导体器件的性能特征。

公开(公告)号：CN101414608A

公开(公告)日：2009-04-22

申请号：CN200810129778.7

申请日：2008-08-18

Applicant: 三星电子株式会社

Inventor： 姜东勋 ,  李商文 ,  田重锡 ,  白光铉

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/78

Abstract: 本发明提供了一种互补金属氧化物半导体(CMOS)装置及其制造方法。该CMOS装置包括：外延层，可形成在基底上；第一半导体层和第二半导体层，可分别形成在外延层的不同区域上；PMOS晶体管和NMOS晶体管，可分别形成在第一半导体层上和第二半导体层上。

公开(公告)号：CN112017965B

公开(公告)日：2024-12-31

申请号：CN202010360788.2

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H01L21/336 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法包括：在衬底上形成有源图案，有源图案包括交替地堆叠的第一半导体图案和第二半导体图案；在有源图案的顶表面和侧壁上形成盖图案；在盖图案上执行沉积工艺以形成绝缘层；以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

公开(公告)号：CN119108426A

公开(公告)日：2024-12-10

申请号：CN202410236361.X

申请日：2024-03-01

Applicant: 三星电子株式会社

Inventor： 南勇准 ,  金真范 ,  李商文 ,  金傔 ,  金孝珍 ,  李泰衡 ,  黄仁建

IPC: H01L29/78 ,  H01L29/08

Abstract: 一种半导体器件，包括：衬底；有源图案，其在所述衬底上沿第一水平方向延伸；多个纳米片，其彼此间隔开并沿垂直方向堆叠在所述有源图案上；栅电极，其在所述有源图案上沿与所述第一水平方向不同的第二水平方向延伸，所述栅电极围绕所述多个纳米片；源极/漏极区，其在所述有源图案上设置在所述栅电极的至少一侧上，所述源极/漏极区包括掺杂有金属的第一层以及设置在所述第一层上的第二层；以及内部间隔物，其设置在所述栅电极和所述第一层之间，所述内部间隔物接触所述第一层并且包括通过氧化所述金属形成的所述金属的金属氧化物。

公开(公告)号：CN117253921A

公开(公告)日：2023-12-19

申请号：CN202310669149.8

申请日：2023-06-07

Applicant: 三星电子株式会社

Inventor： 金孝珍 ,  李商文 ,  金真范 ,  南勇准

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 一种半导体装置包括：在第一方向上延伸的下图案；第一阻挡结构，其在所述下图案上，并且包括至少一个第一阻挡膜，所述第一阻挡膜包括掺氧晶体硅膜；源极/漏极图案，其在所述第一阻挡结构上；以及栅极结构，其在所述下图案上在第二方向上延伸并且包括栅电极和栅极绝缘膜。还讨论了相关的制造方法。

公开(公告)号：CN115566050A

公开(公告)日：2023-01-03

申请号：CN202210471876.9

申请日：2022-04-29

Applicant: 三星电子株式会社

Inventor： 李商文 ,  金真范 ,  金孝珍 ,  南勇准 ,  郑秀珍

IPC: H01L29/15 ,  H01L29/78 ,  H01L27/088 ,  H01L29/06

Abstract: 一种集成电路(IC)器件包括在衬底上在第一横向方向上延伸的鳍型有源区。栅极线在鳍型有源区上在第二横向方向上延伸。第二横向方向与第一横向方向交叉。沟道区在衬底和栅极线之间。源极/漏极区在鳍型有源区上与栅极线相邻，并具有面对沟道区的侧壁。超晶格阻挡物在衬底和沟道区之间。超晶格阻挡物与源极/漏极区接触。超晶格阻挡物具有包括掺有氧原子的半导体层的多个第一子层和包括未掺杂的半导体层的多个第二子层被交替堆叠的结构。

公开(公告)号：CN112786682A

公开(公告)日：2021-05-11

申请号：CN202011229502.3

申请日：2020-11-06

Applicant: 三星电子株式会社

Inventor： 李商文 ,  崔庆寅 ,  李承勋

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 一种有源图案结构，包括：下有源图案，其在与衬底的上表面基本垂直的竖直方向上从衬底的上表面突出；缓冲结构，其位于下有源图案上，缓冲结构的至少一部分可以包括氧化铝硅；以及上有源图案，其位于缓冲结构上。