-
公开(公告)号：CN101211913A
公开(公告)日：2008-07-02
申请号：CN200710301183.0
申请日：2007-12-26
Applicant: 三星电子株式会社
IPC: H01L27/04 , H01L27/115 , H01L23/522 , H01L21/8234 , H01L21/8247 , H01L21/768
CPC classification number: H01L29/785 , H01L21/76897 , H01L29/41791 , H01L29/66795 , H01L29/66825 , H01L29/66833 , H01L29/7851 , H01L29/7881 , H01L29/792 , H01L2029/7858
Abstract: 示例实施例涉及一种包括鳍型沟道区的半导体装置和制造该半导体装置的方法。该半导体装置包括半导体基底、半导体柱和接触塞。半导体基底包括用作有源区的至少一对鳍。半导体柱可以置于鳍的部分之间以连接鳍。接触塞可以设置(或形成)在半导体柱上，并且电连接鳍的顶表面。
-
公开(公告)号：CN101093838A
公开(公告)日：2007-12-26
申请号：CN200610166930.X
申请日：2006-12-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , G11C16/02
CPC classification number: H01L29/7887 , H01L29/42332 , H01L29/7851 , H01L29/7923
Abstract: 提供了一种能够以多位模式工作的非易失性存储器件，以及所述非易失性存储器件的操作方法。所述非易失性存储器件包括：包括第一和第二鳍的半导体衬底以及设置于所述第一和第二鳍之间的掩埋绝缘层。所述控制栅电极覆盖所述第一和第二鳍的与所述掩埋绝缘层相对的侧面，并且跨越所述掩埋绝缘层延伸。在所述第一和第二鳍与所述控制栅电极之间设置栅极绝缘层。在所述第一鳍的部分内形成第一源极区和第一漏极区，在第二鳍的部分内形成第二源极区和第二漏极区，它们中的每者均与所述控制栅电极隔开。在所述第一鳍的一侧形成第一和第二存储节点层，所述控制栅电极插置于所述第一和第二存储节点层之间，在所述第二鳍的一侧形成第三和第四存储节点层，所述控制栅电极插置于所述第三和第四存储节点层之间。
-
公开(公告)号：CN1988177A
公开(公告)日：2007-06-27
申请号：CN200610101153.0
申请日：2006-07-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/42392 , H01L29/66795
Abstract: 本发明提供一种具有GAA结构的Fin－FET，其能够利用鳍周围的整个区域作为沟道区。该具有GAA结构的Fin－FET包括具有体、一对支承柱和鳍的半导体衬底。该支承柱对从所述体向上突出，鳍与所述体间隔开并且具有连接到所述支承柱对并被其支承的两端。栅极电极完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。
-
公开(公告)号：CN1949391A
公开(公告)日：2007-04-18
申请号：CN200610092684.8
申请日：2006-06-13
Applicant: 三星电子株式会社
IPC: G11C11/401
CPC classification number: H01L27/108 , H01L27/101 , H01L27/2436 , H01L45/146
Abstract: 本发明公开了一种半导体存储设备，其具有低漏电流和高可靠性，例如长保持时间和短更新时间。所述装置包括开关装置和电容器。开关装置的源极连接到金属绝缘体转换膜电阻器的一端，而电容器的一个电极连接到金属绝缘体转换膜电阻器的另一端。这里，所述金属绝缘体转换膜电阻器根据施加到其两端的电压在绝缘体和导体之间转换。
-
公开(公告)号：CN1881592A
公开(公告)日：2006-12-20
申请号：CN200610106197.2
申请日：2006-05-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/792 , G11C16/02
CPC classification number: G11C16/0466 , G11C16/04 , G11C29/50 , G11C29/50004
Abstract: 本发明提供一种编程硅氧化物氮化物氧化物半导体(SONOS)存储器件的方法。该SONOS存储器件包括衬底、在衬底上间隔开的第一和第二杂质区域、形成在第一和第二杂质区域之间该衬底上方的栅氧化物层、形成在栅氧化物层上方的俘获层、形成在俘获层上方的绝缘层、和形成在绝缘层上方的栅电极。编程SONOS器件的方法包括通过将第一电压施加到第一杂质区域、将栅电压施加到栅电极、和将第二电压施加到第二杂质区域来将数据写入到SONOS存储器件，其中第二电压是负电压。
-
Patent Agency Ranking
公开(公告)号：CN101207136B
公开(公告)日：2010-12-22
申请号：CN200710199197.6
申请日：2007-12-20
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , G11C16/10 , G11C16/26 , G11C16/14
CPC classification number: H01L27/115 , B82Y10/00 , G11C16/0483 , H01L27/11521 , H01L27/11524 , H01L27/11568 , H01L27/1203
Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。
-
公开(公告)号：CN1988177B
公开(公告)日：2010-09-29
申请号：CN200610101153.0
申请日：2006-07-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/42392 , H01L29/66795
Abstract: 本发明提供一种具有GAA结构的Fin-FET，其能够利用鳍周围的整个区域作为沟道区。该具有GAA结构的Fin-FET包括具有体、一对支承柱和鳍的半导体衬底。该支承柱对从所述体向上突出，鳍与所述体间隔开并且具有连接到所述支承柱对并被其支承的两端。栅极电极完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。
-
-
公开(公告)号：CN101325088A
公开(公告)日：2008-12-17
申请号：CN200810110171.4
申请日：2008-06-13
Applicant: 三星电子株式会社
CPC classification number: G11C16/16 , H01L27/115 , H01L27/11521 , H01L27/11524
Abstract: 本发明提供一种非易失性存储装置及其操作方法，所述操作方法为可靠地操作可高度集成的非易失性存储装置的方法。所述非易失性存储装置可以包括在位线和共源线之间的串选择晶体管、多个存储晶体管和地选择晶体管。在非易失性存储装置中，可以通过将擦除电压施加到位线或共源线来从存储晶体管擦除数据。
-
公开(公告)号：CN101290799A
公开(公告)日：2008-10-22
申请号：CN200810092453.6
申请日：2008-04-11
Applicant: 三星电子株式会社
IPC: G11C16/02 , H01L27/115 , H01L23/522 , G11C16/26
CPC classification number: H01L27/11521 , G11C16/0483 , H01L27/11519 , H01L27/11524 , H01L27/11565 , H01L27/11568
Abstract: 本发明提供了一种非易失性存储装置及其操作方法。该非易失性存储装置包括以NAND串设置在半导体基底上的存储晶体管。串选择晶体管设置在NAND串的第一端，接地选择晶体管设置在NAND串的第二端。位线在串选择晶体管的外部电连接到半导体基底，并连接到接地选择晶体管的栅电极。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.071 seconds)
