公开(公告)号：CN104112750A

公开(公告)日：2014-10-22

申请号：CN201410301392.5

申请日：2010-02-09

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  金锡必 ,  朴允童

IPC: H01L27/115 ,  G11C16/04

CPC classification number: H01L27/11565 ,  G11C16/0408 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明提供了一种包括垂直NAND沟道的非易失性存储器装置和一种垂直NAND存储装置，所述非易失性存储器装置可包括多个直接相邻的偏移的垂直NAND沟道，电结合到所述非易失性存储器装置的单一的选择栅极线，其中，所述多个直接相邻的偏移的垂直NAND沟道在所述非易失性存储器装置中限定的位线方向上相互偏移，其中，所述多个直接相邻的偏移的垂直NAND沟道包括第一沟道以及在垂直于位线方向的方向上与第一沟道偏移的第二沟道，其中，位线方向垂直于所述单一的选择栅极线的方向。

公开(公告)号：CN101764134A

公开(公告)日：2010-06-30

申请号：CN200910221919.2

申请日：2009-11-23

Applicant: 三星电子株式会社

Inventor： 金锡必 ,  朴允童 ,  金元住

IPC: H01L27/115 ,  H01L23/528 ,  G11C7/12 ,  G11C7/18

Abstract: 本发明提供一种三维半导体存储装置及其操作方法。三维半导体存储装置包括：多个字线结构，在基底上；有源半导体图案，在所述多个字线结构之间；信息存储元件，在所述多个字线结构和所述有源半导体图案之间。所述多个字线结构中的每个字线结构包括彼此分隔开并堆叠的多条字线，所述有源半导体图案包括电极区域和沟道区域，电极区域和沟道区域具有彼此不同的导电类型并交替布置。

公开(公告)号：CN101419839A

公开(公告)日：2009-04-29

申请号：CN200810213357.2

申请日：2008-08-27

Applicant: 三星电子株式会社

Inventor： 陈暎究 ,  金元柱 ,  金锡必 ,  朴允童 ,  李承勋

IPC: G11C16/06 ,  H01L27/115

CPC classification number: G11C16/0483 ,  G11C11/5628 ,  G11C16/10

Abstract: 本发明提供一种操作三维非易失性存储装置的方法，该方法可提高三维非易失性存储装置的可靠性和效率。操作非易失性存储装置的方法可包括：通过将电荷注入到块的多个存储单元的电荷存储层中来重置非易失性存储装置；通过去除注入到多个存储单元中选择的一个或多个存储单元的电荷存储层中的至少一些电荷来设置非易失性存储装置。

公开(公告)号：CN101299440A

公开(公告)日：2008-11-05

申请号：CN200810086977.4

申请日：2008-04-03

Applicant: 三星电子株式会社

Inventor： 文昌郁 ,  田重锡 ,  李正贤 ,  李来寅 ,  朴连植 ,  李化成 ,  李浩 ,  赵世泳 ,  金锡必

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/16 ,  H01L21/336

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y15/00 ,  H01L21/02365 ,  H01L21/02601 ,  H01L29/0665 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/66742 ,  H01L29/7839 ,  H01L29/78684 ,  H01L29/78696 ,  H01L51/426 ,  H01L2221/1094

Abstract: 本发明提供了一种具有至少一个Ge纳米棒的场效应晶体管以及场效应晶体管的制造方法。该场效应晶体管可以包括：栅极氧化物层，形成在硅基底上；至少一个Ge纳米棒，埋入在栅极氧化物层中，其中，Ge纳米棒的两端被暴露；源电极和漏电极，连接到至少一个Ge纳米棒的相对侧；栅电极，在源电极和漏电极之间形成在栅极氧化物层上。

公开(公告)号：CN101286514A

公开(公告)日：2008-10-15

申请号：CN200710301182.6

申请日：2007-12-26

Applicant: 三星电子株式会社

Inventor： 金元柱 ,  朴允童 ,  具俊谟 ,  金锡必 ,  边成宰

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种非易失性存储装置及其制造方法。在该非易失性存储装置中，第一导电类型的半导体基底包含第一和第二鳍；共位线电极，连接第一和第二鳍的一端；多个控制栅电极，覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展；第一串选择栅电极，置于共位线电极和多个控制栅电极之间，第一串选择栅电极覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展；第二串选择栅电极，置于第一串选择栅电极和多个控制栅电极之间，第二串选择栅电极覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展。在第一串选择栅电极之下的第一鳍和在第二串选择栅电极之下的第二鳍具有与第一导电类型相对的第二导电类型。

公开(公告)号：CN101207136A

公开(公告)日：2008-06-25

申请号：CN200710199197.6

申请日：2007-12-20

Applicant: 三星电子株式会社

Inventor： 玄在雄 ,  朴奎灿 ,  朴允童 ,  金元柱 ,  陈暎究 ,  金锡必 ,  赵庆来 ,  李政勋 ,  宋承桓

IPC: H01L27/115 ,  H01L23/522 ,  G11C16/10 ,  G11C16/26 ,  G11C16/14

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C16/0483 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L27/1203

Abstract: 本发明提供了一种高度集成的非易失性存储器装置和一种操作该非易失性存储器装置的方法。该非易失性存储器装置包括半导体层。多个上控制栅电极布置在半导体层的上方。多个下控制栅电极布置在半导体层的下方，多个上控制栅电极和多个下控制栅电极交替地设置。多个上电荷存储层置于半导体层和上控制栅电极之间。多个下电荷存储层置于半导体层和下控制栅电极之间。

公开(公告)号：CN1909194A

公开(公告)日：2007-02-07

申请号：CN200610105892.7

申请日：2006-07-13

Applicant: 三星电子株式会社

Inventor： 具俊谟 ,  徐范锡 ,  朴永洙 ,  李正贤 ,  申尚旻 ,  金锡必

IPC: H01L21/31 ,  H01L21/02 ,  H01L21/82 ,  H01L27/02

CPC classification number: H01L21/02197 ,  H01L21/0228 ,  H01L21/31691 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

Abstract: 本发明提供了能够增加贵金属层在铁电层上的沉积速率的制造材料层的方法、使用该材料层的铁电电容器的制造方法、通过该方法制造的铁电电容器、以及具有该铁电电容器的半导体存储器及其制造方法。根据制造材料层的方法，形成了铁电电容器。之后，将铁电层暴露于籽等离子体，包括籽等离子体的源材料的材料层形成在铁电层暴露于籽等离子体的区域上。

公开(公告)号：CN1901224A

公开(公告)日：2007-01-24

申请号：CN200610054967.3

申请日：2006-02-27

Applicant: 三星电子株式会社

Inventor： 金元柱 ,  金锡必 ,  朴允童 ,  李殷洪 ,  玄在雄 ,  李政勋 ,  边成宰

IPC: H01L29/78 ,  H01L27/105 ,  H01L27/108 ,  H01L27/11

CPC classification number: H01L29/66795 ,  H01L27/10823 ,  H01L27/10826 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/11507 ,  H01L27/2436 ,  H01L29/785

Abstract: 提供了一种半导体器件和一种利用该半导体器件的随机存取存储器(RAM)，该半导体器件利用了SOI结构的优点，同时控制着主体偏压并具有高的工作电流和低的接触电阻的高性能。该半导体器件包括：在半导体衬底上以成对鳍形成的一对沟道区；对应于所述一对沟道区的栅电极；并行电连接到形成于所述一对鳍的每个上的源极的源极接触插塞；以及并行电连接到所述漏极的漏极接触插塞。该半导体器件还可以包括所述漏极接触插塞上的存储节点，或者位于所述沟道区和栅电极之间的存储节点。

公开(公告)号：CN1694256A

公开(公告)日：2005-11-09

申请号：CN200510076258.0

申请日：2005-05-08

Applicant: 三星电子株式会社

Inventor： 朴永洙 ,  李正贤 ,  赵重来 ,  具俊谟 ,  金锡必 ,  申尚旻

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/82 ,  H01L21/8242 ,  H01L21/02

CPC classification number: H01L28/91 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 提供了一种存储设备的电容器及其制造方法，用于实现高集成度的半导体存储设备并保持优良的疲劳特性。在具有晶体管结构的存储设备的电容器中，电容器包括形成在晶体管结构的掺杂区上的、包括金属电极和金属氧化物电极的下部电极，围绕下部电极的铁电层，和形成在铁电层上的上部电极。

公开(公告)号：CN104112750B

公开(公告)日：2017-08-08

申请号：CN201410301392.5

申请日：2010-02-09

Applicant: 三星电子株式会社

Inventor： 薛光洙 ,  金锡必 ,  朴允童

IPC: H01L27/11519 ,  H01L27/11556 ,  H01L27/11551 ,  G11C16/04

CPC classification number: H01L27/11565 ,  G11C16/0408 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明提供了一种包括垂直NAND沟道的非易失性存储器装置和一种垂直NAND存储装置，所述非易失性存储器装置可包括多个直接相邻的偏移的垂直NAND沟道，电结合到所述非易失性存储器装置的单一的选择栅极线，其中，所述多个直接相邻的偏移的垂直NAND沟道在所述非易失性存储器装置中限定的位线方向上相互偏移，其中，所述多个直接相邻的偏移的垂直NAND沟道包括第一沟道以及在垂直于位线方向的方向上与第一沟道偏移的第二沟道，其中，位线方向垂直于所述单一的选择栅极线的方向。