-
公开(公告)号：CN101211662A
公开(公告)日：2008-07-02
申请号：CN200710301180.7
申请日：2007-12-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/5628 , G11C2211/5648
Abstract: 本发明提供一种存储单元编程方法，在该存储单元编程方法中，使用多个阈值电压分布来执行第一至第n编程操作，以编入n位数据的第一至第n位。顺序地执行第一至第n编程操作。在第n编程操作中使用的阈值电压分布之间的阈值电压差小于或等于在第一至第n－1编程操作中使用的阈值电压分布之间的阈值电压差中的至少一个。
-
公开(公告)号：CN1963946A
公开(公告)日：2007-05-16
申请号：CN200610091210.1
申请日：2006-06-07
Applicant: 三星电子株式会社
IPC: G11C11/56 , G11C16/02 , H01L27/115
CPC classification number: G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C16/0416 , G11C2213/31 , G11C2213/32 , G11C2213/72 , H01L27/11521 , H01L27/11568
Abstract: 本发明提供了一种混合型非易失性存储器，其可以处理高容量的数据，其中减少了用于处理单元位数据的单元面积。该存储器包括具有源极、漏极和控制栅极的晶体管。第一存储节点连接到晶体管以根据晶体管控制栅极的操作存储电荷。第一字线连接到晶体管的控制栅极，且第一位线连接到晶体管的漏极。二极管具有连接到晶体管的源极的一端以整流来自晶体管源极的电信号，且第二存储节点连接到二极管的另一端以存储电阻变化。第二位线连接到第二存储节点，且第二字线连接到晶体管的源极。
-
公开(公告)号：CN1901201A
公开(公告)日：2007-01-24
申请号：CN200610108020.6
申请日：2006-07-24
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L27/115 , H01L21/8239 , H01L21/8247
CPC classification number: H01L29/7881 , G11C16/0483 , H01L21/28273 , H01L21/28282 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L29/7851 , H01L29/792
Abstract: 本发明提供了一种非易失存储装置及其制备方法，其通过减小每个位的面积和控制主体偏压而具有提高的集成度并/或提高的性能。该非易失存储装置可以使用至少一对鳍的外侧表面和/或上表面的表面部分作为至少一对沟道区域，该至少一对鳍从主体突出并彼此间隔开地沿一个方向延伸。至少一个控制栅电极可以形成来跨过该沟道区域，并且至少一对存储节点可以插入在控制栅电极和沟道区域之间的至少一个部分。
-
公开(公告)号：CN101409107B
公开(公告)日：2013-05-01
申请号：CN200810148926.X
申请日：2008-09-17
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G11C2211/5621 , G11C2211/5648
Abstract: 本发明提供了一种对非易失性存储单元编程的方法，所述方法包括：通过将非易失性存储单元的阈值电压设置为第一电压电平来对多位数据的第一位编程，所述第一电压电平在多个阈值电压分布中的第一阈值电压分布内。通过基于第二位的值将阈值电压设置为第二电压电平来对多位数据的第二位编程。如果第二位是第一值，则第二电压电平与第一电压电平相同，如果第二位是第二值，则第二电压电平在所述多个阈值电压分布中的第二阈值电压分布内。通过基于第三位的值将阈值电压设置为第三电压电平来对多位数据的第三位编程。
-
公开(公告)号：CN101409107A
公开(公告)日：2009-04-15
申请号：CN200810148926.X
申请日：2008-09-17
Applicant: 三星电子株式会社
CPC classification number: G11C11/5628 , G11C2211/5621 , G11C2211/5648
Abstract: 提供了一种对非易失性存储单元编程的方法，所述方法包括：通过将非易失性存储单元的阈值电压设置为第一电压电平来对多位数据的第一位编程，所述第一电压电平在多个阈值电压分布中的第一阈值电压分布内。通过基于第二位的值将阈值电压设置为第二电压电平来对多位数据的第二位编程。如果第二位是第一值，则第二电压电平与第一电压电平相同，如果第二位是第二值，则第二电压电平在所述多个阈值电压分布中的第二阈值电压分布内。通过基于第三位的值将阈值电压设置为第三电压电平来对多位数据的第三位编程。
-
Patent Agency Ranking
公开(公告)号：CN101286514A
公开(公告)日：2008-10-15
申请号：CN200710301182.6
申请日：2007-12-26
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L21/8247 , H01L21/768
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种非易失性存储装置及其制造方法。在该非易失性存储装置中，第一导电类型的半导体基底包含第一和第二鳍；共位线电极，连接第一和第二鳍的一端；多个控制栅电极，覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展；第一串选择栅电极，置于共位线电极和多个控制栅电极之间，第一串选择栅电极覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展；第二串选择栅电极，置于第一串选择栅电极和多个控制栅电极之间，第二串选择栅电极覆盖第一和第二鳍并横过第一和第二鳍中的每个的顶面扩展。在第一串选择栅电极之下的第一鳍和在第二串选择栅电极之下的第二鳍具有与第一导电类型相对的第二导电类型。
-
公开(公告)号：CN1901224A
公开(公告)日：2007-01-24
申请号：CN200610054967.3
申请日：2006-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/105 , H01L27/108 , H01L27/11
CPC classification number: H01L29/66795 , H01L27/10823 , H01L27/10826 , H01L27/10876 , H01L27/10879 , H01L27/11507 , H01L27/2436 , H01L29/785
Abstract: 提供了一种半导体器件和一种利用该半导体器件的随机存取存储器(RAM)，该半导体器件利用了SOI结构的优点，同时控制着主体偏压并具有高的工作电流和低的接触电阻的高性能。该半导体器件包括：在半导体衬底上以成对鳍形成的一对沟道区；对应于所述一对沟道区的栅电极；并行电连接到形成于所述一对鳍的每个上的源极的源极接触插塞；以及并行电连接到所述漏极的漏极接触插塞。该半导体器件还可以包括所述漏极接触插塞上的存储节点，或者位于所述沟道区和栅电极之间的存储节点。
-
公开(公告)号：CN101211661B
公开(公告)日：2012-07-04
申请号：CN200710300427.3
申请日：2007-12-27
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C16/10 , G11C2211/5642
Abstract: 提供一种多级半导体存储装置及其编程方法，在示例性实施例中，将n比特数据编程到半导体存储装置的方法可包括：从第一锁存器输出已写入存储单元的所述数据的第一比特；将所述数据的第一比特存储到第三锁存器；将所述数据的第二比特存储到第一锁存器；从第一锁存器输出所述数据的第二比特；将所述数据的第二比特存储到第二锁存器；参照存储在第三锁存器中的所述数据的第一比特的数据存储状态，将存储在第二锁存器中的所述数据的第二比特写入存储单元。
-
公开(公告)号：CN1963946B
公开(公告)日：2010-05-12
申请号：CN200610091210.1
申请日：2006-06-07
Applicant: 三星电子株式会社
IPC: G11C11/56 , G11C16/02 , H01L27/115
CPC classification number: G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C16/0416 , G11C2213/31 , G11C2213/32 , G11C2213/72 , H01L27/11521 , H01L27/11568
Abstract: 本发明提供了一种混合型非易失性存储器，其可以处理高容量的数据，其中减少了用于处理单元位数据的单元面积。该存储器包括具有源极、漏极和控制栅极的晶体管。第一存储节点连接到晶体管以根据晶体管控制栅极的操作存储电荷。第一字线连接到晶体管的控制栅极，且第一位线连接到晶体管的漏极。二极管具有连接到晶体管的源极的一端以整流来自晶体管源极的电信号，且第二存储节点连接到二极管的另一端以存储电阻变化。第二位线连接到第二存储节点，且第二字线连接到晶体管的源极。
-
公开(公告)号：CN100557820C
公开(公告)日：2009-11-04
申请号：CN200610054967.3
申请日：2006-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/105 , H01L27/108 , H01L27/11
CPC classification number: H01L29/66795 , H01L27/10823 , H01L27/10826 , H01L27/10876 , H01L27/10879 , H01L27/11507 , H01L27/2436 , H01L29/785
Abstract: 提供了一种半导体器件和一种利用该半导体器件的随机存取存储器(RAM)，该半导体器件利用了SOI结构的优点，同时控制着主体偏压并具有高的工作电流和低的接触电阻的高性能。该半导体器件包括：在半导体衬底上以成对鳍形成的一对沟道区；对应于所述一对沟道区的栅电极；并行电连接到形成于所述一对鳍的每个上的源极的源极接触插塞；以及并行电连接到所述漏极的漏极接触插塞。该半导体器件还可以包括所述漏极接触插塞上的存储节点，或者位于所述沟道区和栅电极之间的存储节点。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.034 seconds)
