公开(公告)号：CN114628397A

公开(公告)日：2022-06-14

申请号：CN202111520524.X

申请日：2021-12-13

Applicant: 三星电子株式会社

Inventor： 姜恒圭 ,  金钟秀 ,  林周永 ,  赵源锡

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本发明构思涉及一种半导体器件和包括其的数据存储系统。该半导体器件包括具有第一区、第二区和第三区的衬底，且栅电极在第一区和第二区中彼此间隔开。该半导体器件还包括：与栅电极交替堆叠的层间绝缘层；穿过第一区中的栅电极的沟道结构；穿过第二区中的栅电极的第一虚设结构，第一虚设结构与第一区相邻设置；穿过第二区中的栅电极的第二虚设结构，第二虚设结构与第三区相邻设置并具有与第一虚设结构不同的形状；以及穿过第三区中的栅电极的支撑结构。每个第二虚设结构的尺寸大于每个支撑结构的尺寸。

公开(公告)号：CN114256250A

公开(公告)日：2022-03-29

申请号：CN202111080395.7

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 郑周嬿 ,  金宽容 ,  李海旻 ,  林周永 ,  赵源锡

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 一种半导体存储器装置包括：基板，其具有第一区域、第二区域和第三区域；主分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；第一辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；以及第二辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开。第一辅助分离区域在第二方向上按第一间距位于主分离区域之间，第二辅助分离区域在第二方向上按小于第一间距的第二间距设置在主分离区域之间，并且第一辅助分离区域和第二辅助分离区域在第二方向上相对于彼此偏移。

公开(公告)号：CN112117283A

公开(公告)日：2020-12-22

申请号：CN202010249947.1

申请日：2020-04-01

Applicant: 三星电子株式会社

Inventor： 赵源锡

IPC: H01L27/11568 ,  H01L27/11582 ,  H01L27/11563

Abstract: 提供了一种垂直存储器装置。所述垂直存储器装置包括设置在基底上并且在竖直方向上彼此间隔开的栅电极。沟道在竖直方向上延伸并且与栅电极相邻地定位。隧道绝缘图案设置在沟道的外侧壁的与栅电极中的每个相邻的部分上。电荷俘获图案结构设置在隧道绝缘图案与栅电极中的每个之间。电荷俘获图案结构中的每个包括在竖直方向上彼此间隔开的上电荷俘获图案和下电荷俘获图案。阻挡图案结构位于电荷俘获图案结构与栅电极中的每个之间。沟道的与隧道绝缘图案相邻的第一部分在水平方向上具有比沟道的其它部分的厚度小的厚度。

公开(公告)号：CN103545276B

公开(公告)日：2017-04-12

申请号：CN201310289922.4

申请日：2013-07-11

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  赵源锡 ,  李云京

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L27/11582 ,  H01L23/5384 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/2409 ,  H01L27/2481 ,  H01L27/249 ,  H01L29/7827 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。

公开(公告)号：CN105185784A

公开(公告)日：2015-12-23

申请号：CN201510684447.X

申请日：2010-12-20

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金汉洙 ,  赵源锡 ,  张在薰 ,  曹雨辰

IPC: H01L27/115

CPC classification number: H01L23/3157 ,  H01L21/76816 ,  H01L23/291 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。

公开(公告)号：CN101826528A

公开(公告)日：2010-09-08

申请号：CN201010175237.5

申请日：2010-02-12

Applicant: 三星电子株式会社

Inventor： 金基玄 ,  金汉洙 ,  赵源锡 ,  金镇瑚 ,  张在焄 ,  孙炳根

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11578 ,  H01L27/11551 ,  H01L27/11556

Abstract: 本发明公开了一种半导体器件及其形成方法。半导体器件包括交替地层叠在衬底上的绝缘图案和栅图案；在衬底上沿绝缘图案和栅图案的侧壁向上延伸的有源图案；插置在栅图案和有源图案之间的数据存储图案；以及设置于在彼此相邻的一对栅图案之间的有源图案中的源/漏区。

公开(公告)号：CN101188239A

公开(公告)日：2008-05-28

申请号：CN200710306130.8

申请日：2007-09-14

Applicant: 三星电子株式会社

Inventor： 张永哲 ,  赵源锡 ,  张在焄 ,  郑舜文 ,  孙良锈 ,  宋玟晟

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L27/0688 ,  H01L27/105 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551

Abstract: 本发明涉及一种半导体器件及其形成方法，该半导体器件包括：具有单元区域的第一区域和具有外围电路区域的第二区域的半导体衬底；该半导体衬底上的第一晶体管；覆盖该第一晶体管的第一保护层；该第一保护层上的第一绝缘层；该第一区域中的该第一绝缘层上的半导体图案；该半导体图案上的第二晶体管；覆盖该第二晶体管的第二保护层；以及该第二保护层和该第二区域的该第一绝缘层上的第二绝缘层。

公开(公告)号：CN1531109A

公开(公告)日：2004-09-22

申请号：CN200410007497.6

申请日：2004-03-05

Applicant: 三星电子株式会社

Inventor： 柳圭浩 ,  郑舜文 ,  金成奉 ,  林勋 ,  赵源锡

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L23/522 ,  H01L21/76895 ,  H01L21/823842 ,  H01L21/823871 ,  H01L2924/0002 ,  Y10S257/90 ,  H01L2924/00

Abstract: 提供包括半导体衬底和栅极线的半导体器件。栅极线在半导体衬底上并且包括以指定顺序层叠在半导体衬底上的栅绝缘图形和栅电极。在栅极线的侧壁上形成的隔片；在栅极线上形成导电线条图形。导电线条图形平行于栅极线和电连接到栅电极。

公开(公告)号：CN114300479A

公开(公告)日：2022-04-08

申请号：CN202111082495.3

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 赵源锡 ,  李瑟妃

IPC: H01L27/11582 ,  H01L27/11573 ,  H01L27/11556 ,  H01L27/11526

Abstract: 提供了一种半导体器件和一种包括其的数据存储系统。所述半导体器件包括：衬底；水平导电层，设置在所述衬底上；支撑层，设置在所述水平导电层上；堆叠结构，包括在垂直于所述支撑层的上表面的方向上彼此间隔开地堆叠的多个栅电极以及与所述多个栅电极交替地堆叠的多个层间绝缘层；沟道结构，穿过所述堆叠结构；分隔结构，穿过所述水平导电层、所述支撑层和所述堆叠结构并在第一方向上延伸；以及导电图案，设置在所述水平导电层与所述多个层间绝缘层中的最下面的层间绝缘层之间的水平高度上，并且从所述分隔结构的侧表面向所述分隔结构的外部突出。

公开(公告)号：CN102456675B

公开(公告)日：2016-04-13

申请号：CN201110328364.9

申请日：2011-10-25

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金敬勋 ,  李云京 ,  赵源锡 ,  赵厚成 ,  朴镇泽 ,  金种衍 ,  黄盛珉

IPC: H01L25/00 ,  H01L27/115 ,  H01L23/528

CPC classification number: H01L27/11578 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。