公开(公告)号：CN101276819A

公开(公告)日：2008-10-01

申请号：CN200810087429.3

申请日：2008-03-27

Applicant: 三星电子株式会社

Inventor： 韩祯希 ,  金志永 ,  王康龙 ,  金桢雨 ,  蔡洙杜 ,  朴赞真

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/115 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0688 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582

Abstract: 提供了一种非易失性存储器件，其可以实现高集成度并且具有高可靠性。多个第一半导体层被堆叠在衬底上。多个第二半导体层分别被插入到多个第一半导体层之间，并且从多个第一半导体层的每一个的一端凹陷，以便在多个第一半导体层之间限定多个第一沟槽。在多个第一沟槽内部的第二半导体层表面上提供多个第一存储节点。该器件还包括多个第一控制栅电极，其形成于多个第一存储节点上，用于填充多个第一沟槽。

公开(公告)号：CN1649111A

公开(公告)日：2005-08-03

申请号：CN200410010450.5

申请日：2004-07-22

Applicant: 三星电子株式会社

Inventor： 金志永 ,  赵昶贤 ,  申树浩 ,  郑泰永

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28114 ,  H01L29/42376 ,  H01L29/66553 ,  H01L29/66621 ,  H01L29/7834

Abstract: 本发明公开了一种半导体衬底中的自对准内栅凹陷沟道，包括：形成在衬底有源区中的凹槽；形成在凹槽底部上的栅极电介质层；形成在凹槽侧壁上的凹槽内侧壁隔离壁；形成在凹槽内的栅极使得栅极的上部伸出衬底的上表面之上，其中凹槽内侧壁隔离壁的厚度使栅极的中间部分的宽度小于栅极突出的上部和下部；形成在栅极层上的栅极掩模；形成在栅极的突出的上部和栅极掩模上的栅极侧壁隔离壁；以及在与栅极侧壁隔离壁相邻的衬底有源区中形成的源极/漏极区。

公开(公告)号：CN1577888A

公开(公告)日：2005-02-09

申请号：CN200410049388.0

申请日：2004-06-09

Applicant: 三星电子株式会社

Inventor： 金志永 ,  朴珍俊

IPC: H01L29/78 ,  H01L29/772 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/66787

Abstract: 一种垂直双沟道绝缘硅场效应晶体管，包括：与衬底上的一对平行浅沟槽隔离层接触的双垂直半导体层对；源区、漏区和沟道区，在一对垂直半导体层上每一层上，相对应的区域在一对垂直半导体层上以对准方式彼此面对，在一对垂直半导体层两者的沟道区上的栅极氧化层，以及栅电极、源电极和漏电极，与一对垂直半导体层的相应区域电连接。

公开(公告)号：CN1518100A

公开(公告)日：2004-08-04

申请号：CN200310118615.6

申请日：2003-11-27

Applicant: 三星电子株式会社

Inventor： 朴柄俊 ,  金志永

IPC: H01L23/52 ,  H01L27/108 ,  H01L21/768 ,  H01L21/8242

CPC classification number: H01L21/76877 ,  H01L21/76831 ,  H01L21/76895 ,  H01L21/76897 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10888 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在衬底上形成包含第一导电层图形和绝缘掩模层图形的布线。在布线的侧壁上形成绝缘间隔。形成包含部分第二导电层的自对准接触焊盘，使其与绝缘间隔的表面接触以及填充布线之间的间隙。在形成有接触焊盘的衬底上形成层间介电层并对其进行蚀刻，以形成暴露接触焊盘的接触孔。在通过接触孔而暴露的接触焊盘上形成选择性外延硅层，以覆盖绝缘掩模层图形。因此，防止了接触孔内的下层布线和上层布线之间的短路。

公开(公告)号：CN1469491A

公开(公告)日：2004-01-21

申请号：CN03149135.9

申请日：2003-06-18

Applicant: 三星电子株式会社

Inventor： 朴用稷 ,  金志永

IPC: H01L29/78 ,  H01L21/314 ,  H01L21/285 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66651 ,  H01L29/0649 ,  H01L29/105 ,  H01L29/66575

Abstract: 提供了一种半导体器件及其制造方法。该器件包括隔离的绝缘膜、外延硅层、节阻挡绝缘膜、栅堆叠、以及源和漏节。隔离绝缘膜形成在半导体衬底上以便定义有源区。外延硅层形成在半导体衬底上的有源区并且被隔离绝缘膜包围或者限定。节阻挡绝缘膜形成在外延硅层中。栅堆叠形成在外延硅层之上以便节阻挡绝缘膜被放置或者埋在大约栅堆叠的中心处。源和漏节形成在靠近栅堆叠的的侧壁的位置。因此，避免了由于节的不希望的扩散而导致的在大区中的源/漏节之间的短路。

公开(公告)号：CN110034094B

公开(公告)日：2025-03-07

申请号：CN201811360494.9

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金奉秀 ,  金志永 ,  韩成熙 ,  黄有商

IPC: H01L23/528

Abstract: 一种半导体装置，包括多个导电结构，所述多个导电结构被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，其中多个导电结构中的每一个在第一方向上延伸。多个接触结构按照交替布置的方式被布置在导电结构之间，并且在第一方向上彼此间隔开。多个绝缘结构被布置在导电结构和接触结构之间的空间中。多个空气间隔件分别被布置在交替布置的多个导电结构和多个接触结构之间，并且在第一方向上彼此间隔开。

公开(公告)号：CN111146186B

公开(公告)日：2024-03-29

申请号：CN201910675481.9

申请日：2019-07-25

Applicant: 三星电子株式会社

Inventor： 金成桓 ,  金志永 ,  金奉秀

IPC: H01L23/64

Abstract: 一种半导体器件包括设置在基板上的多个下电极结构以及设置在所述多个下电极结构中的成对的下电极结构之间的支撑图案。半导体器件还包括：电容器电介质层，设置在所述多个下电极结构中的每个的表面和支撑图案的表面上；以及上电极，设置在电容器电介质层上。所述多个下电极结构包括第一下电极和第二下电极，该第二下电极设置在第一下电极上并具有圆筒形状。第一下电极具有柱形。第一下电极包括绝缘芯。绝缘芯设置在第一下电极中。第一下电极的外侧表面和第二下电极的外侧表面是共平面的。

公开(公告)号：CN108206208B

公开(公告)日：2023-09-12

申请号：CN201711363980.1

申请日：2017-12-18

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  李善荣 ,  金志永 ,  赵昶贤

IPC: H01L29/06 ,  H01L21/762

Abstract: 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。

公开(公告)号：CN112151546B

公开(公告)日：2023-07-25

申请号：CN202010348098.5

申请日：2020-04-28

Applicant: 三星电子株式会社

Inventor： 慎重赞 ,  金志永 ,  金熙中 ,  安泰炫 ,  赵银珠 ,  崔贤根 ,  韩相然

IPC: H10B41/10 ,  H10B41/30 ,  H10B41/40 ,  H10B41/27 ,  H10B43/10 ,  H10B43/27 ,  H10B43/30 ,  H10B43/40

Abstract: 公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。

公开(公告)号：CN108231773B

公开(公告)日：2023-06-27

申请号：CN201711223457.9

申请日：2017-11-29

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  李善荣 ,  金容宽 ,  金志永 ,  赵昶贤

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。