-
公开(公告)号：CN110460542A
公开(公告)日：2019-11-15
申请号：CN201910744009.6
申请日：2019-08-13
Applicant: 中国核动力研究设计院
IPC: H04L12/883 , H04L12/933
Abstract: 本发明公开了核电厂DCS系统级联数据交换系统，包括多个机柜，每个机柜内设置有多个机箱，每个机箱内配置有多个优选模块PLM，每个机箱内设置有一个优选管理模块PM，还包括优选通信模块PCOM、主控、工程师站；其中，同一机箱内的优选模块PLM通过SPI总线与本机箱内的优选管理模块PM交互数据；同一机柜内、相邻机箱的优选管理模块PM之间通过光纤链路在链路层以透传方式交互数据、从而形成级联组网；所有机柜内第一级机箱的优选管理模块PM通过优选通信模块PCOM与主控交互数据，所述主控与工程师站交互数据。
-
公开(公告)号：CN110120922A
公开(公告)日：2019-08-13
申请号：CN201910398813.3
申请日：2019-05-14
Applicant: 中国核动力研究设计院
IPC: H04L12/861 , H04L12/879
Abstract: 本发明公开了一种基于FPGA的数据交互网络管理系统及方法，本发明该系统包括基于FPGA构建的DPRAM接口单元、数据搬运单元、指针解析单元和N个收发器，N为大于等于1的正整数；其中，所述DPRAM接口单元、数据搬运单元和指针解析单元两两通信连接，所述数据搬运单元与收发器通信连接；该系统通过DPRAM接口单元与外部DPRAM进行数据交互，且通过收发器实现与外部硬件的数据交互。本发明实现指针和数据独立、缓冲区和收发器独立，各个功能模块之间的交互接口简单明确，根据模块自身的状态通过对DPRAM的动态访问并进行读写操作，不依赖CPU的控制。提高了数据收发的灵活性同时降低通信任务对CPU运行时间的消耗。
-
公开(公告)号：CN106776374A
公开(公告)日：2017-05-31
申请号：CN201710049005.7
申请日：2017-01-23
Applicant: 中国核动力研究设计院
IPC: G06F12/0871
Abstract: 本发明公开了一种基于FPGA的高效数据缓冲方法，将检测合格的数据和帧头地址分离存储，数据存储于第一存储单元，帧头地址存储于第二存储单元，第二存储单元将存储信息提供给CPU，CPU可以根据自身负荷选择性获取帧头地址对应的数据，从而实现FPGA缓冲区的动态分配，提高FPGA缓冲区的利用率，在FPGA缓冲区中存储多帧完整的数据，进而使CPU有选择的获取数据，避免CPU对无效数据的读取导致数据缓冲效率低下的问题。
-
公开(公告)号：CN113078900B
公开(公告)日：2022-07-15
申请号：CN202110341689.4
申请日：2021-03-30
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种核电厂DCS平台时钟源性能提高系统及方法，本发明的系统包括GPS接收机、数字鉴相器、数字环路滤波器、频率控制字选择器、直接数字频率合成器；接收机用于接收GPS信号并对其进行解析输出1PPS秒脉冲信号；数字鉴相器用于根据输入的接收机的1PPS和本地时钟源经所述分频器分频的1PPS之间的相位差值输出与差值线性相关的控制字；数字环路滤波器对数字鉴相器输出的控制字进行处理输出频率控制字；频率控制字选择器根据系统工作模式，选择输出相应的频率控制字以驱动直接数字频率合成器输出对应的性能优于本地时钟源频率特性的时钟信号。本发明提高核电厂DCS平台系统稳定性及可靠性。
-
公开(公告)号：CN112363869B
公开(公告)日：2022-03-01
申请号：CN202011301111.8
申请日：2020-11-19
Applicant: 中国核动力研究设计院
IPC: G06F11/14 , G06F9/448 , G06F12/0897
Abstract: 本发明公开了基于三状态变量有限状态机的核DCS回溯方法，包括以下步骤：S1：在核安全级系统经典有限状态机的基础上建立记忆态变量模块；所述记忆态变量模块用于存储记忆态变量；所述记忆态变量为有限状态机在现态之前状态的变量；S2：在核安全级系统进行回溯时，将所述记忆态变量赋值于所述有限状态机的现态变量后根据有限状态机的现态进行回溯。本发明还公开了基于三状态变量有限状态机的核DCS回溯系统。本发明基于三状态变量有限状态机的核DCS回溯方法及系统，能够有效的实现对重复迁移路径应用的化简，实现核安全级系统进行状态回溯时，可以快速进行回退和回放操作，并在核安全级DCS中使用时效果良好。
-
Patent Agency Ranking
公开(公告)号：CN112235163B
公开(公告)日：2021-12-07
申请号：CN202011132959.2
申请日：2020-10-21
Applicant: 中国核动力研究设计院
IPC: H04L12/26 , H04L12/801
Abstract: 本发明提供的一种FPGA架构的防止数据阻塞方法、装置、设备和介质，该方法通过通道动态开闭方法对待判断数据通道进行检测，将打开的通道作为有效数据通道，排除关闭的通道，使得不需要对每一个数据通道都进行轮询，仅对打开的通道进行轮询，有效减少轮询处理的数据量，缓解数据阻塞。然后选取其中一个有效数据通道的数据进行轮询，并通过超时预判方法对数据进行判断，当数据存在异常，则直接对下一有效数据通道的数据进行轮询，并重复执行通过超时预判方法对数据进行判断的步骤，直至所有有效数据通道完成轮询结束，已排除存在异常的数据，不对异常的数据进行轮询，减少轮询处理的数据量，缓解数据阻塞，保证核电厂安全DCS平台的数据的安全稳定性。
-
公开(公告)号：CN113744122A
公开(公告)日：2021-12-03
申请号：CN202111112365.X
申请日：2021-09-23
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种用于核电厂SVDU的多图层显示协处理器，包括图层调度模块和图层处理模块；所述图层调度模块，内置多个基础指令，用于根据接收的控制指令选择相应的基础指令发送给所述图层处理模块；其中，所述控制指令由与所述多图层显示协处理器外接的主处理器生成；所述图层处理模块，用于根据所述基础指令生成相应的图像数据，并将所述图像数据传输至外接的显示设备进行显示。本发明的目的在于提供一种用于核电厂SVDU的多图层显示协处理器，减轻SVDU主处理器的时间任务开销，提升核电厂SVDU响应时间。
-
公开(公告)号：CN113568390A
公开(公告)日：2021-10-29
申请号：CN202111104165.X
申请日：2021-09-22
Applicant: 中国核动力研究设计院
IPC: G05B19/418
Abstract: 本发明公开了一种基于多级处理器的DCS系统动态分层通信方法及系统，包括以下步骤：获取多级处理器中多个处理器的性能指标；获取性能指标差值d；在性能指标差值d大于或等于阈值D时，对应存在业务交互的两个处理器中，性能指标高的处理器按照层次优先级执行处理性能指标低的处理器的至少一个功能，性能指标低的处理器停止执行对应功能。本发明的目的在于提供一种基于多级处理器的DCS系统动态分层通信方法及系统，通过这种方法，DCS系统的各节点中的多级处理器根据相邻处理器的处理性能指标进行判断，动态调整各自所承担的通信任务，有效的解决了因为单个处理器的性能下降导致通信质量降低的问题。
-
公开(公告)号：CN112333147A
公开(公告)日：2021-02-05
申请号：CN202011058488.5
申请日：2020-09-30
Applicant: 中国核动力研究设计院
Abstract: 本发明公开了一种核电厂DCS平台网络运行态势感知方法，包括以下步骤：获取运行态势指标；产生初始聚类中心进行二次聚类获取各个链路在各个时段的态势值；获取各个链路的权重；获取各个链路的链路运行态势加权值。本发明还公开了一种核电厂DCS平台网络运行态势感知系统。本发明一种核电厂DCS平台网络运行态势感知方法及系统，使得核电厂DCS系统中零散的网络态势信息得到聚合，能够反映出系统中网络变化的整体情况。同时，根据网络态势加权值的变化情况，能够及时定位网络不稳定及故障时间点，方便系统网络维护和管理。
-
公开(公告)号：CN109839918A
公开(公告)日：2019-06-04
申请号：CN201910168374.7
申请日：2019-03-06
Applicant: 中国核动力研究设计院
IPC: G05B23/02
Abstract: 本发明公开了一种基于FPGA的自诊断方法，所述方法包括：对优选模块的输入接口、优选模块的驱动输出接口和优选模块的优先级逻辑进行诊断；对优选模块的输入接口进行诊断包括：将优选模块的同源输入接口信号进行比对，查看是否一致；对优选模块的驱动输出接口进行诊断包括：将优选模块的输出控制逻辑与输出反馈信号进行比对，查看是否一致；对优选模块的优先级逻辑进行诊断包括：在对优选模块的输入指令进行优先级逻辑选择时，同时进行优先级逻辑诊断，即把存入内部ROM或逻辑中优先级真值表数据全部读出进行CRC校验，查看CRC校验是否正确；为优选模块对不同系统的信号进行优先级判断，确定被驱动设备按照正确的信号执行动作提供了保障。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.038 seconds)
