公开(公告)号：CN101960575A

公开(公告)日：2011-01-26

申请号：CN200980107202.3

申请日：2009-12-11

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  玉祖秀人 ,  原田真 ,  并川靖生

IPC: H01L21/337 ,  H01L29/417 ,  H01L29/808

CPC classification number: H01L29/66068 ,  H01L21/0465 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/8083

Abstract: JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。

公开(公告)号：CN101558475A

公开(公告)日：2009-10-14

申请号：CN200780046257.9

申请日：2007-11-29

Applicant: 住友电气工业株式会社

Inventor： 玉祖秀人 ,  藤川一洋 ,  原田真

IPC: H01L21/265 ,  H01L21/28 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种半导体器件的制造方法，包括：第一步骤，在半导体(102)表面的部分区域中形成离子注入掩模(103)；第二步骤，将第一掺杂剂的离子注入到除了其中形成离子注入掩模(103)的区域之外的半导体(102)表面的暴露区域的至少一部分中，以及形成第一掺杂剂注入区域(106)；第三步骤，在形成第一掺杂剂注入区域(106)之后去除离子注入掩模(103)的一部分，以扩大半导体(102)表面的暴露区域；以及第四步骤，将第二掺杂剂的离子注入到半导体(102)表面的扩大的暴露区域的至少一部分中，以形成第二掺杂剂注入区域(107)。

公开(公告)号：CN103907176B

公开(公告)日：2016-06-29

申请号：CN201280053287.3

申请日：2012-05-22

Applicant: 住友电气工业株式会社

Inventor： 北林弘之 ,  玉祖秀人 ,  堀井拓

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L21/046 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种制备MOSFET(1)的方法，包括：制备碳化硅衬底(10)的步骤；形成与衬底(10)进行欧姆接触的漏电极(51)的步骤；以及形成与漏电极(51)的顶部接触的背表面焊盘电极(80)的步骤。在漏电极(51)形成步骤中，形成包括含有Ti和Si的合金的漏电极(51)。而且，所形成的背表面焊盘电极(80)被维持在300℃或更低的温度，直至MOSFET(1)制备完成。该配置使得能够条制备工艺的效率，同时实现电极间良好的粘附性。

公开(公告)号：CN102549728B

公开(公告)日：2015-06-03

申请号：CN201080040219.4

申请日：2010-07-30

Applicant: 住友电气工业株式会社

Inventor： 玉祖秀人 ,  和田圭司

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

Abstract: 提供一种制造半导体器件的方法，所述半导体器件能够与n型SiC区和p型SiC区这两者均形成接触并且可以抑制由于氧化导致的接触电阻增加，根据本发明的制造半导体器件的方法是包括如下步骤的制造半导体器件(1)的方法：准备由碳化硅构成的SiC层(12)；以及在SiC层(12)的主表面上形成欧姆电极(16)。形成欧姆电极(16)的步骤包括在SiC层(12)的主表面上形成将变成欧姆电极(16)的导体层(51，52，53)的步骤；以及执行热处理使得导体层(51，52，53)变成欧姆电极(16)的步骤。在执行热处理的步骤之后，将当欧姆电极(16)的表面暴露于含有氧的气氛中时欧姆电极(16)的温度设定为100℃或更低。

公开(公告)号：CN104285299A

公开(公告)日：2015-01-14

申请号：CN201380024867.4

申请日：2013-04-25

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  玉祖秀人

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/78 ,  H01L21/28 ,  H01L29/41725

Abstract: 一种碳化硅半导体器件(1)包括碳化硅衬底(10)和接触电极(16)。碳化硅衬底(10)包括n型区(14)和与n型区(14)接触的p型区(18)。接触电极(16)与碳化硅衬底(10)接触。接触电极(16)包括包含TiSi的第一区域(5)和包含Al的第二区域(3)。第一区域(5)包括与n型区(14)接触的n接触区(5a)和与p型区(18)接触的p接触区(5b)。第二区域(3)被形成为与p型区(18)和n型区(14)接触，并且围绕p接触区(5b)和n接触区(5a)。因此，可以提供一种碳化硅半导体器件，该碳化硅半导体器件包括允许与碳化硅衬底中形成的p型杂质区和n型杂质区二者形成欧姆接触的电极。

公开(公告)号：CN102804342A

公开(公告)日：2012-11-28

申请号：CN201180013968.2

申请日：2011-10-19

Applicant: 住友电气工业株式会社

Inventor： 玉祖秀人

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/268 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068

Abstract: 电极层(16)设置在碳化硅衬底（90）上并与其接触，并且具有Ni原子和Si原子。Ni原子的数量至少为Ni原子和Si原子的总数的67％。至少电极层（16）的与碳化硅衬底（90）接触的一侧包含Si和Ni的化合物。在电极层（16）的表面侧上，C原子浓度小于Ni原子浓度。因此，可以实现提高电极层（16）的电导率以及抑制电极层（16）表面处的C原子析出两者。

公开(公告)号：CN102473604A

公开(公告)日：2012-05-23

申请号：CN201180002713.6

申请日：2011-02-21

Applicant: 住友电气工业株式会社

Inventor： 盐见弘 ,  玉祖秀人 ,  原田真 ,  筑野孝 ,  并川靖生

IPC: H01L21/20 ,  H01L21/205

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02631 ,  H01L21/02658 ,  H01L21/02664 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/04 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068

Abstract: 本发明提供了一种碳化硅衬底、设置有外延层的衬底、半导体器件和用于制造碳化硅衬底的方法，它们都实现了导通电阻的减小。碳化硅衬底(10)是具有主表面的碳化硅衬底(10)，并且包括：SiC单晶衬底(1)，其形成在所述主表面的至少一部分中；以及基底构件(20)，其被设置成环绕所述SiC单晶衬底(1)。所述基底构件(20)包括边界区域(11)和基底区域(12)。边界区域(11)在沿着所述主表面的方向上与所述SiC单晶衬底(1)相邻并且在边界区域(11)内部具有晶粒边界。基底区域(12)在垂直于所述主表面的方向上与所述SiC单晶衬底(1)相邻并且具有的杂质浓度高于所述SiC单晶衬底(1)的杂质浓度。

公开(公告)号：CN102473594A

公开(公告)日：2012-05-23

申请号：CN201080031760.9

申请日：2010-09-27

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  西口太郎 ,  玉祖秀人 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02433 ,  H01L21/02529 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种制造碳化硅衬底(1)的方法，所述方法包括：准备多个SiC衬底(20)的步骤，所述多个SiC衬底(20)包含单晶碳化硅；形成碳化硅的基底层(10)的步骤，所述基底层(10)将所述多个SiC衬底(20)保持在如下状态中，其中当俯视观察时，所述多个SiC衬底(20)并排布置；以及形成填充部(60)的步骤，所述填充部(60)填充所述多个SiC衬底(20)之间的间隙。

公开(公告)号：CN102379024A

公开(公告)日：2012-03-14

申请号：CN201080014869.1

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  冲田恭子 ,  玉祖秀人 ,  并川靖生

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/203 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/02612 ,  H01L21/02656 ,  H01L21/02667 ,  H01L21/047 ,  H01L29/66068

Abstract: 第一碳化硅衬底(11)，其具有第一表面(F1)和第一侧面。第二碳化硅衬底(12)具有第二正面(F2)和第二侧面。所述第二侧面被设置成使得在所述第一和第二侧面之间形成间隙，该间隙具有在所述第一和第二碳化硅衬底(11，12)的第一和第二正面(F1，F2)之间的开口。在所述开口上方提供用于封闭所述间隙的封闭部(70)。将来自所述第一和第二侧面的升华物沉积在所述封闭部(70)之上，形成用于连接所述第一和第二侧面的连接部(BDa)以便封闭所述开口。在形成所述连接部(BDa)的步骤之后，去除所述封闭部(70)。

公开(公告)号：CN102227812A

公开(公告)日：2011-10-26

申请号：CN201080003346.7

申请日：2010-07-08

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  玉祖秀人

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/283 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/66068 ,  H01L21/0445 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/7802

Abstract: 提供了一种半导体器件，所述半导体器件具有的构造能够实现抑制绝缘构件中的电特性劣化。提供了n-SiC层(12)、形成在n-SiC层(12)的主表面上的源极接触电极(16)、被布置成与n-SiC层(12)的主表面上的源极接触电极(16)隔开一段距离的栅电极(17)以及位于源极接触电极(16)和栅电极(17)之间的层间绝缘膜(210)。在源极接触电极(16)和层间绝缘膜(210)彼此相邻的同时执行加热至不高于1200℃的温度时，层间绝缘膜(210)中的电阻降低率不高于5％。