用于制造半导体器件的方法

    公开(公告)号:CN102687238A

    公开(公告)日:2012-09-19

    申请号:CN201180005029.3

    申请日:2011-07-21

    Inventor: 堀井拓

    CPC classification number: H01L21/6836 H01L21/0445 H01L29/26

    Abstract: 本发明提供了一种用于制造半导体器件的方法,包括:用于制备复合晶圆的步骤;用于在复合晶圆上形成有源层(23)以获得第一中间晶圆的步骤;用于在第一中间晶圆上形成表面电极(24)以获得第二中间晶圆的步骤;用于将粘性带(71)粘贴到表面电极(24)侧以支撑第二中间晶圆的步骤;用于在利用粘性带(71)继续支撑第二中间层的同时移除支撑层(21)的步骤;用于通过将粘性带粘贴到后表面电极侧并且移除前表面电极(23)侧上的粘性带(71)来利用粘性带支撑多个SiC衬底(22)的步骤;以及用于在由后表面电极侧上的粘性带支撑SiC衬底(22)的同时通过切开SiC衬底(22)来获得多个半导体器件的步骤。

    碳化硅半导体器件及其制造方法

    公开(公告)号:CN105074886B

    公开(公告)日:2020-11-03

    申请号:CN201480007910.0

    申请日:2014-01-17

    Abstract: 一种碳化硅衬底(10),其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20),具有被设置为与栅绝缘膜(20)相接触的栅电极(30),且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45),通过针对层间绝缘膜(40)执行第一各向同性蚀刻,具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45),通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此,可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。

    碳化硅半导体器件和用于制造碳化硅半导体器件的方法

    公开(公告)号:CN106796886B

    公开(公告)日:2020-05-01

    申请号:CN201580046055.9

    申请日:2015-07-22

    Abstract: 一种碳化硅外延层(120),包括:第一杂质区(61),其具有第一导电类型;第二杂质区(62),其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型;以及第三杂质区(63),其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中,所述表面(161)与所述栅极绝缘膜(57)接触,所述沟槽部(20)在沿所述表面(161)的方向上延伸,所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上,所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

Patent Agency Ranking