-
公开(公告)号：CN112563239B
公开(公告)日：2024-07-09
申请号：CN202010391350.0
申请日：2020-05-11
Applicant: 南亚科技股份有限公司
IPC: H01L23/525
Abstract: 本发明公开了一种反熔丝结构，包含基板、主动层、电极层以及介电层。主动层位于基板上方，且具有主体以及由主体凸出的凸部。电极层位于主动层上方且部分重叠主动层的凸部。电极层具有镂空区域，且主动层的凸部位于镂空区域中。介电层位于主动层与电极层之间。借此，本发明的反熔丝结构，借由上述设置，可降低反熔丝结构失效的机率。
-
公开(公告)号：CN112736054B
公开(公告)日：2024-04-16
申请号：CN202010946678.4
申请日：2020-09-10
Applicant: 南亚科技股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体部件、一重布线层、一接合介电质以及一隔离层。该重布线层设置在该半导体部件上，并电性耦接到该半导体部件。该接合介电质设置在该半导体部件上，以围绕该重布线层的一顶部。该隔离层设置在该半导体部件与该接合介电质之间，以围绕该重布线层的一底部。
-
公开(公告)号：CN116709767A
公开(公告)日：2023-09-05
申请号：CN202211720841.0
申请日：2022-12-30
Applicant: 南亚科技股份有限公司
IPC: H10B12/00
Abstract: 本公开提供一种半导体存储器的制备方法。该制备方法包括形成一数据存储元件；形成一接触元件，电性连接到该数据存储元件；以及形成一数据处理元件在该数据存储元件上并电性连接到该接触元件。
-
公开(公告)号：CN112736069A
公开(公告)日：2021-04-30
申请号：CN202011140647.6
申请日：2020-10-22
Applicant: 南亚科技股份有限公司
IPC: H01L25/065 , H01L25/18 , H01L23/48 , H01L21/768 , H01L21/98
Abstract: 本公开提供一种晶粒组件及其制备方法。该晶粒组件包括堆叠在一起的第一晶粒、第二晶粒、和第三晶粒。该第一晶粒包括多个第一金属线，其面对该第二晶粒的多个第二金属线，以及位于所述多个第二金属线之下的第二基板，其面对该第三晶粒的多个第三金属线。该晶粒组件还包括至少第一插塞、第一重分布层、和第二重分布层。该第一插塞穿过该第二基板以连接到所述多个第二金属线的至少一者。第一重分布层将所述多个第一金属线的至少一者物理性连接到所述多个第二金属线的至少一者，且第二重分布层将所述多个第三金属线的至少一者物理性连接到该第一插塞。
-
公开(公告)号：CN109427766B
公开(公告)日：2021-01-26
申请号：CN201711099018.1
申请日：2017-11-09
Applicant: 南亚科技股份有限公司
Abstract: 本公开提供一种半导体图案及其制备方法。该半导体图案包括一基底；多个第一半导体结构，设置在该基底上方；多个第二半导体结构，设置在该基底上方；以及一半导体框架结构，设置在该基底上方。该第一半导体结构和该第二半导体结构交替排列。该半导体框架结构环绕该第一半导体结构和该第二半导体结构。该第一半导体结构包括一第一长度，该第二半导体结构包括一第二长度，且该第一半导体结构的该第一长度小于该第二半导体结构的该第二长度。本公开提供的半导体图案及其制备方法可以降低工艺的时间跟成本。
-
Patent Agency Ranking
公开(公告)号：CN109427556A
公开(公告)日：2019-03-05
申请号：CN201711460589.3
申请日：2017-12-28
Applicant: 南亚科技股份有限公司
IPC: H01L21/027
Abstract: 本发明公开了一种半导体元件的精细岛状图案形成方法，其包含：在基板上的硬遮罩层上形成第一遮罩柱；形成上缓冲遮罩层至硬遮罩层上以覆盖第一遮罩柱；对上缓冲遮罩层图案化岛状物；分离每个岛状物为次岛状物；蚀刻上缓冲遮罩层以在硬遮罩层上形成第二遮罩柱；蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露的暴露部位，直到基板的部位被蚀刻；以及移除第一遮罩柱、第二遮罩柱以及硬遮罩层的残留部位。因此，本发明的半导体元件的精细岛状图案形成方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。
-
公开(公告)号：CN106298463A
公开(公告)日：2017-01-04
申请号：CN201510744838.6
申请日：2015-11-05
Applicant: 南亚科技股份有限公司
IPC: H01L21/027 , H01L21/768 , G03F7/00
CPC classification number: H01L21/3086 , B05D1/322 , H01L21/0271 , H01L21/0337 , H01L21/3088 , H01L21/31144 , H01L21/76816 , H01L21/027 , G03F7/00 , H01L21/768 , H01L21/76897
Abstract: 本发明公开了一种形成图案的方法。首先,在衬底上形成一图案化核心层。接着,均匀地在图案化核心层与衬底上形成间隙层,并且定义出多个被间隙层包围的第一凹陷区域。然后,进行回蚀刻工艺,暴露出图案化核心层与凹陷区域下方的衬底。再来,移除暴露的图案化核心层,形成多个同样被间隙层包围的第二凹陷区域。接着,在第一凹陷区域与第二凹陷区域内填入定向自组装材料,然后诱发定向自组装材料进行定向自组装过程。填充在第一凹陷区域与第二凹陷区域内的定向自组装材料会往凹陷区域的边界扩散,在第一凹陷区域与第二凹陷区域中间形成被自主装材料包围的孔洞。
-
公开(公告)号：CN102486995B
公开(公告)日：2014-12-17
申请号：CN201110083177.9
申请日：2011-03-31
Applicant: 南亚科技股份有限公司
CPC classification number: H01L23/544 , G03F9/7003 , G03F9/7088 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供动态晶圆对位方法及曝光扫瞄系统，曝光扫瞄系统包含曝光设备、光学感测设备以及晶圆平台，并具有扫瞄路径。此方法包含以下步骤：(a)提供具有多个曝光照射区的晶圆，每个曝光照射区上具有多个对位记号；(b)在晶圆上形成光阻层；(c)利用光学感测设备沿着扫瞄路径侦测位于曝光照射区的一部份的对位记号，得到曝光照射区的此部份的晶圆对位的补偿值；(d)将晶圆对位的补偿值实时回馈至晶圆平台；(e)沿着扫瞄路径对曝光照射区的此部份的光阻层进行曝光；(f)沿着扫瞄路径连续地重复步骤(c)至(e)，直至曝光照射区的全部光阻层都被曝光；以及(g)重复步骤(f)，直至晶圆上全部曝光照射区的光阻层都被曝光。
-
公开(公告)号：CN101556918A
公开(公告)日：2009-10-14
申请号：CN200810089160.2
申请日：2008-04-08
Applicant: 南亚科技股份有限公司
IPC: H01L21/266 , H01L21/02 , H01L21/00
Abstract: 本发明提出一种提高半导体图形分辨率的方法，通过至少两次离子斜向入射的程序来提高微影制程的分辨率，该方法包括以下步骤：提供一半导体基层，其上具有一保护层、一第一蚀刻层以及一光阻层；去除该光阻层的一部分形成一开口，露出该第一蚀刻层的槽底部分；将一第一离子以一第一入射角度植入该槽底部分的一第一植入区，且该第一入射角度介于0到90度之间；以及将一第二离子以一第二入射角度植入该槽底部分的一第二植入区，其中该第二入射角度介于0到90度之间，且该第二植入区与该第一植入区不相邻。
-
公开(公告)号：CN118647206A
公开(公告)日：2024-09-13
申请号：CN202310902104.0
申请日：2023-07-21
Applicant: 南亚科技股份有限公司
IPC: H10B12/00
Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件包括一基底、一第一位元线、一第一字元线、一通道结构以及一沟槽电容器，该第一位元线设置在该基底上并沿着一第一方向延伸，该第一字元线设置在该第一位元线上并沿着一第二方向延伸，该第二方向正交于该第一方向，该通道结构设置在该第一位元线上并穿透该第一字元线，该沟槽电容器设置在该通道结构上。该通道结构借由一栅极介电层而与该第一字元线间隔开。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.038 seconds)
