-
公开(公告)号：CN113395079A
公开(公告)日：2021-09-14
申请号：CN202110264331.6
申请日：2021-03-11
Applicant: 株式会社村田制作所
Inventor： 青池将之
Abstract: 本发明提供RF电路模块及其制造方法。构成能够提高散热性且能够小型化的RF电路模块。另外，构成抑制基于线材的电路的电特性的恶化且高频性能优异的RF电路模块。RF电路模块(113A)具备：模块基板(90)；第一基材(10)，构成第一电路；以及第二基材(20)，构成第二电路。第一电路包括控制第二电路的动作的控制电路，第二电路包括放大RF信号的高频放大电路。第二基材(20)安装于第一基材(10)，第一基材(10)以电路形成面对置的方式配置于模块基板(90)。第一基材(10)和第二基材(20)具有将第一电路和第二电路不经由模块基板(90)而电连接的电路间连接布线(32)。
-
公开(公告)号：CN109994440A
公开(公告)日：2019-07-09
申请号：CN201811490781.1
申请日：2018-12-06
Applicant: 株式会社村田制作所
IPC: H01L23/367 , H01L27/082
Abstract: 本发明提供一种能够减小形成在同一基板的多个单位晶体管的动作时的温度之差而提高作为晶体管整体的性能的半导体装置。在形成于基板的多个单位晶体管的动作区域的上方配置有布线，在其上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与布线重叠的开口。在绝缘膜上配置有穿过开口与布线电连接的金属构件。单位晶体管在基板上在第一方向上并列地配置。开口的几何中心相对于单位晶体管中的每一个的动作区域的几何中心在第一方向上偏移。在将具有与单位晶体管中的每一个的动作区域的几何中心最近的几何中心的开口定义为最靠近开口时，从动作区域的几何中心到最靠近开口的几何中心的向第一方向的偏移量，从单位晶体管的排列的中心朝向端部而变大。
-
公开(公告)号：CN120072521A
公开(公告)日：2025-05-30
申请号：CN202411644562.X
申请日：2024-11-18
Applicant: 株式会社村田制作所
Abstract: 提供能够实现覆盖薄膜电容器的绝缘膜的平坦化和寄生电容的减少的电子部件。设置有薄膜电容器，上述薄膜电容器包含配置在基板的一个面亦即第1面之上的下部电极、配置在下部电极之上的电容器介电膜、以及配置在电容器介电膜之上的上部电极。覆盖薄膜电容器地在第1面之上配置有绝缘性的树脂膜。上部电极包括主要包含Ti的钛膜和主要包含Pt的铂膜这两层，铂膜配置于钛膜与树脂膜之间。
-
公开(公告)号：CN119694994A
公开(公告)日：2025-03-25
申请号：CN202411653903.X
申请日：2020-06-19
Applicant: 株式会社村田制作所
Inventor： 青池将之
IPC: H01L23/367 , H01L23/373 , H01L23/498 , H01L21/48
Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。
-
公开(公告)号：CN119694992A
公开(公告)日：2025-03-25
申请号：CN202411653284.4
申请日：2020-06-19
Applicant: 株式会社村田制作所
Inventor： 青池将之
IPC: H01L23/367 , H01L23/373 , H01L23/498 , H01L21/48
Abstract: 本发明提供一种适合高散热性、高输出、高集成化的半导体装置及其制造方法。半导体装置(110)具备：基板(1)，在上表面具有电路元件以及与该电路元件连接的电极；以及外部连接用的导体柱凸块(PB)，设置在该基板(1)上与电极或者电路元件(21)接触并电连接。基板(1)包含第一基材(10)、和配置在该第一基材(10)上的第二基材(20)，电路元件(21)以及电极形成于第二基材(20)，第一基材(10)的热阻比第二基材(20)的热阻低。
-
Patent Agency Ranking
公开(公告)号：CN114520224A
公开(公告)日：2022-05-20
申请号：CN202111273521.0
申请日：2021-10-29
Applicant: 株式会社村田制作所
IPC: H01L27/02 , H01L27/06 , H01L29/737 , H01L23/367
Abstract: 本发明提供一种包含多个半导体元件，且适合小型化的半导体装置。在基板的一个面上在一个方向上排列配置多个晶体管，各晶体管相互并联连接。多个晶体管分别包含从基板侧开始依次层叠的集电极层、基极层以及发射极层。在多个晶体管中相互相邻的两个晶体管之间的区域中的至少一个区域分别配置有无源元件。在多个晶体管中的每个晶体管的集电极层与基板之间配置有与集电极层电连接的集电极电极。
-
-
公开(公告)号：CN108735812B
公开(公告)日：2021-12-10
申请号：CN201810373479.1
申请日：2018-04-24
Applicant: 株式会社村田制作所
IPC: H01L29/778 , H01L29/40
Abstract: 本发明提供一种能使漏电流降低的半导体装置。配置于半导体基板上的半导体层包括活性区域和在俯视时包围活性区域的元件隔离区域。在活性区域形成有场效应晶体管。彼此分离的多个保护环电极经由元件隔离区域对活性区域的电位造成影响。在半导体层、场效应晶体管以及保护环电极上形成有层间绝缘膜。形成于层间绝缘膜上的保护环连接布线对多个保护环电极进行相互电连接。
-
公开(公告)号：CN107968076A
公开(公告)日：2018-04-27
申请号：CN201710963350.1
申请日：2017-10-16
Applicant: 株式会社村田制作所
Abstract: 本发明的课题在于，提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠产生压缩应力的密度低的第一绝缘膜(12)和产生压缩应力的密度高的第二绝缘膜(13)而形成。在最靠近半导体基板(2)的最下层配置有第一绝缘膜(12)。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。
-
公开(公告)号：CN111742404B
公开(公告)日：2024-12-06
申请号：CN201980014439.0
申请日：2019-02-12
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够提高特性的半导体装置以及半导体装置的制造方法。半导体装置具备：具有第一面和位于与第一面的相反侧的第二面的基板；被设置在第一面侧的第一元件；以及被设置在上述第一面侧且俯视状态下设置在第一元件的周围的第一树脂层。基板具有布线层。第一元件具有半导体层、位于半导体层的与基板对置的面侧的电极部、以及隔着半导体层而位于与电极部的相反侧的绝缘层。电极部与布线层连接。第一树脂层距第一面的高度高于第一元件距第一面的高度。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.038 seconds)
