公开(公告)号：CN107968035B

公开(公告)日：2022-02-25

申请号：CN201710963260.2

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L21/02

公开(公告)号：CN107968076A

公开(公告)日：2018-04-27

申请号：CN201710963350.1

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L23/31 ,  H01L21/56

Abstract: 本发明的课题在于，提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠产生压缩应力的密度低的第一绝缘膜(12)和产生压缩应力的密度高的第二绝缘膜(13)而形成。在最靠近半导体基板(2)的最下层配置有第一绝缘膜(12)。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。

公开(公告)号：CN107968076B

公开(公告)日：2020-09-22

申请号：CN201710963350.1

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L23/31 ,  H01L21/56

Abstract: 本发明的课题在于，提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠产生压缩应力的密度低的第一绝缘膜(12)和产生压缩应力的密度高的第二绝缘膜(13)而形成。在最靠近半导体基板(2)的最下层配置有第一绝缘膜(12)。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。

公开(公告)号：CN107968035A

公开(公告)日：2018-04-27

申请号：CN201710963260.2

申请日：2017-10-16

Applicant: 株式会社村田制作所

Inventor： 青池将之 ,  黑川敦 ,  小林敦

IPC: H01L21/02

CPC classification number: H01L23/3171 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/022

Abstract: 本发明提供一种能够降低晶片的翘曲、钝化膜的裂纹的半导体装置。半导体装置(1)具备半导体基板(2)、形成在半导体基板(2)的半导体元件(3)、与半导体元件(3)连接的金属层(4)、以及保护半导体元件(3)的钝化膜(11)。钝化膜(11)交替地层叠拉伸应力大的第一绝缘膜(12)和拉伸应力小的第二绝缘膜(13)而形成。第一绝缘膜(12)和第二绝缘膜(13)使用硅氮化膜、硅氧化膜、硅氮氧化膜中的任一者来形成。钝化膜(11)作为整体产生拉伸应力。