하이브리드 회로기판 및 제조방법
    21.
    发明公开
    하이브리드 회로기판 및 제조방법 有权
    混合电路板和制造方法

    公开(公告)号:KR1020090047321A

    公开(公告)日:2009-05-12

    申请号:KR1020070113429

    申请日:2007-11-07

    Abstract: 본 발명의 하이브리드 회로기판은, 복수의 금속폴이 형성된 상면을 갖는 다층 세라믹 회로기판과, 상기 다층 세라믹 회로기판 상면에 적층되며 상기 복수의 금속폴을 하면을 통해 내부로 관통 삽입된 유기 인쇄회로기판을 포함한다. 상기 금속폴 중 적어도 하나는 상기 다층 세라믹 회로기판 상면에 위치한 일 회로영역 상에 형성되며, 상기 유기 인쇄회로기판의 일 회로영역에 접속되어 상기 다층 세라믹 회로기판 회로와 상기 유기 인쇄회로기판의 회로를 전기적으로 연결할 수 있다.
    다층 세라믹 기판(multilayer ceramic board), 인쇄회로기판(printed circuit board), 하이브리드 기판(hybrid board)

    Abstract translation: 混合电路板,多层陶瓷电路板,多层陶瓷电路被堆叠在插入到有机印刷电路板到所述衬底的上表面上通过时,所述多个金属极具有形成在本发明中的多个金属柱的上表面上 它包括。 形成在位于所述多层陶瓷电路板的上表面上的一个电路区域中的至少所述金属极之一,它被连接到有机印刷电路板的电路部分到多层陶瓷电路板电路的电路和所述有机印刷电路板 可以电连接。

    적층형 세라믹 캐패시터 및 그 제조방법
    22.
    发明公开
    적층형 세라믹 캐패시터 및 그 제조방법 失效
    多层陶瓷电容器及其制造方法

    公开(公告)号:KR1020090047281A

    公开(公告)日:2009-05-12

    申请号:KR1020070113360

    申请日:2007-11-07

    Abstract: 본 발명은, 순차적으로 적층되며, 적어도 일면에 복수의 오목 홈이 형성된 복수의 유전체층, 및 상기 복수의 오목 홈을 덮도록 상기 복수의 유전체층 각각의 적어도 일면에 형성된 내부전극을 포함하며, 상기 내부전극은, 하나의 유전체층을 사이에 두고 서로 다른 극성을 갖는 제1 내부전극 및 제2 내부전극이 쌍을 이루는 것을 특징으로 하는 적층형 세라믹 캐패시터 및 적층형 세라믹 캐패시터 제조방법을 제공할 수 있다.
    적층형 세라믹 캐패시터(multi-layer ceramic capacitor), 오목홈(depressed groove), 내부전극(inner electrode)

    Abstract translation: 另外,本发明层压顺序,包括:形成在多个电介质层的内部电极,并且所述多个电介质层的至少一侧上,分别以与形成在至少一个表面上的多个凹槽,所述内电极覆盖所述多个凹槽的 层状陶瓷电容器和制造多层陶瓷电容器的方法,其中提供一对第一内部电极和具有不同极性的第二内部电极,其间具有一个介电层。

    다층 세라믹 기판 및 그 제조방법
    23.
    发明授权
    다층 세라믹 기판 및 그 제조방법 有权
    多层陶瓷板及其制造方法

    公开(公告)号:KR100896610B1

    公开(公告)日:2009-05-08

    申请号:KR1020070112116

    申请日:2007-11-05

    Abstract: 다층 세라믹 기판 및 그 제조방법이 제공된다.
    본 발명은 유리분말에 알루미나(alumina)분말이 혼합되어 성형되는 제1유전체 시트(sheet)가 복수개 적층된 내부층; 및 상기 유리분말에 상기 제1유전체 시트보다 상대적으로 적은 함량의 알루미나분말이 혼합되어 제조되는 제2유전체 시트가 상기 내부층의 표면에 적어도 하나 적층되어 동일한 소성온도에서 결정화 정도가 다르게 나타나도록 하는 외부층;을 포함하며, 상기 내부층 내에 구비된 비아홀 도체 및 내부전극과 상기 외부층 표면에 구비된 표면전극이 전기적으로 연결되고, 소성되어 제조되는 것을 특징으로 하는 다층 세라믹 기판 및 그 제조방법에 관한 것이다.
    본 발명에 따르면, 적층체의 내부층과 외부층의 알루미나분말의 함량을 달리함으로써 유전체 시트의 소성시 결정화 정도의 차이에 따른 굽힘강도 및 전극과 세라믹 사이의 고착강도를 동시에 강화하는 효과를 얻을 수 있다.
    다층 세라믹 기판, 유전체 시트, 알루미나분말, 유리분말

    무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
    24.
    发明授权
    무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판 有权
    使用该方法制造非收缩陶瓷基板和非收缩陶瓷基板的方法

    公开(公告)号:KR100896601B1

    公开(公告)日:2009-05-08

    申请号:KR1020070112115

    申请日:2007-11-05

    Abstract: 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판이 제공된다.
    본 발명은 내부에 전극회로패턴이 구비된 세라믹 적층체를 소성하여 무수축 세라믹 기판을 제조하는 방법에 있어서, 상기 세라믹 적층체의 상,하부면에 구속용 세라믹 시트를 적어도 하나이상 적층하여 구속층을 형성하는 단계; 상기 구속층이 구비된 적층체를 1차 소성하는 단계; 상기 구속층이 제거된 적층체의 표면을 연마하는 단계; 상기 적층체와 동일한 소재로 이루어지며, 상기 연마처리된 적층체의 표면에 내부 전극패턴의 연결단자가 외부로 노출되도록 세라믹 페이스트를 형성하는 단계; 상기 연결단자를 통해 상기 전극회로패턴과 전기적으로 연결되도록 상기 세라믹 페이스트의 표면에 표면전극을 패턴형성하는 단계; 및 상기 표면전극이 상기 세라믹 페이스트와 고착되도록 2차 소성하는 단계;로 이루어지는 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축 세라믹 기판에 관한 것이다.
    본 발명에 따르면 1차 소성을 거쳐 연마된 세라믹 적층체의 표면에 적층체와 동일한 재질의 세라믹 페이스트를 형성하고 그 상부면에 표면전극을 형성한 후 2차 소성을 함으로써 세라믹 페이스트와 표면전극의 동시소성에 의한 고착력을 향상시킬 수 있다.
    무수축, 세라믹 기판, 그린시트, 적층체, 표면전극

    다층 세라믹 캐패시터 제조방법
    25.
    发明公开
    다층 세라믹 캐패시터 제조방법 无效
    制造多层陶瓷电容器的方法

    公开(公告)号:KR1020080050776A

    公开(公告)日:2008-06-10

    申请号:KR1020060121473

    申请日:2006-12-04

    Abstract: A method for manufacturing a multi-layer ceramic capacitor is provided to prevent delamination or crack even though a plurality of dielectric sheets are laminated by engraving an internal electrode on the dielectric sheet. A method for manufacturing a multi-layer ceramic capacitor includes the steps of: laminating binder films(25,25a,25b) on a base film(21); forming electrode patterns(22,22a,22b) on the binder films; forming dielectric sheets(26,26a,26b) engraved with the electrode patterns by applying a dielectric sludge onto the binder films to cover the electrode patterns; forming a plurality of dielectric sheets by repeating the steps of laminating the binder films, forming the electrode patterns, and forming the dielectric sheets; and forming laminations by laminating the plurality of dielectric sheets from which the base film is removed so that parts of the electrode patterns formed on adjacent different dielectric sheets are overlapped.

    Abstract translation: 提供一种制造多层陶瓷电容器的方法,以便即使通过在电介质片上雕刻内部电极来层叠多个电介质片来防止分层或龟裂。 一种制造多层陶瓷电容器的方法包括以下步骤:在基膜(21)上层压粘合膜(25,25a,25b); 在所述粘合剂膜上形成电极图案(22,22a,22b); 通过将电介质污泥施加到所述粘合剂膜上以覆盖所述电极图案来形成刻有所述电极图案的电介质片(26,26a,26b) 通过重复层压粘合剂膜,形成电极图案和形成电介质片的步骤来形成多个电介质片; 以及通过层叠除去基膜的多个电介质片,使形成在相邻的不同电介质片上的电极图案的部分重叠而形成层叠体。

    내장형 박막 캐패시터, 적층구조물 및 제조방법
    26.
    发明授权
    내장형 박막 캐패시터, 적층구조물 및 제조방법 失效
    嵌入式薄膜型电容器,层压结构及其制造方法

    公开(公告)号:KR100755603B1

    公开(公告)日:2007-09-06

    申请号:KR1020050057907

    申请日:2005-06-30

    CPC classification number: H05K1/162 H01G4/10 H05K2201/0175 H05K2201/0179

    Abstract: 본 발명은 박막캐패시터와 이를 포함한 적층구조물에 관한 것으로서, 제1 및 제2 금속전극막과 그 사이에 BiZnNb계 비정질 금속산화물을 이루어지며, 유전율이 15이상인 유전체막을 포함하는 박막 캐패시터를 제공한다. 또한, 본 발명은 폴리머기반 복합체 기재 상에 형성된 제1 금속전극막과, 상기 제1 금속전극막 상에 형성되며, BiZnNb계 비정질 금속산화물을 이루어지며, 유전율이 15이상인 유전체막과, 상기 유전체막 상에 형성된 제2 금속전극막을 포함하는 적층구조물을 제공한다.
    본 발명에서 유전체막으로 채용되는 BiZnNb계 비정질 금속산화물은 결정화를 위한 고온의 열처리공정없이도, 높은 유전율을 나타내므로, 인쇄회로기판과 같은 폴리머기반의 적층구조물의 박막 캐패시터에 유익하게 사용될 수 있다.
    내장형 캐패시터(embeddied capacitor), 박막 캐패시터(film capacitor), BiZnNb

    음향 공진기 및 그 제조 방법
    27.
    发明公开
    음향 공진기 및 그 제조 방법 审中-实审
    声学谐振器及其制造方法

    公开(公告)号:KR1020170073063A

    公开(公告)日:2017-06-28

    申请号:KR1020150181490

    申请日:2015-12-18

    Abstract: 본발명은음향공진기및 그제조방법에관한것으로, 음향공진기는제1 전극, 제2 전극및 압전층을포함하는공진부; 및이 공진부의일측에배치되는복수의시드층을포함하여서, 압전층의고결정성확보가가능함에따라음향파의손실을최소화하고음향공진기의 kt2값및 성능을향상시킬수 있는효과가있게된다.

    Abstract translation: 声谐振器及其制造方法技术领域本发明涉及声谐振器及其制造方法,其中声谐振器包括:包括第一电极,第二电极和压电层的谐振器; 并且,由于在共振部的一侧配置多个种子层,所以能够确保压电体层的高结晶性,能够抑制声波的损失,能够提高声共振器的kt2值和性能。

    직교형 플럭스게이트 센서
    28.
    发明公开
    직교형 플럭스게이트 센서 审中-实审
    OTHOGONAL型透光传感器

    公开(公告)号:KR1020160004979A

    公开(公告)日:2016-01-13

    申请号:KR1020150179814

    申请日:2015-12-16

    Inventor: 김대호 박은태

    Abstract: 본발명의제1 실시예에따른직교형플럭스게이트센서는평평한판 형태의자성체코어; 및상기자성체코어를솔레노이드형태로감싸는제1 코일및 제2 코일;을포함하며, 상기제1 코일과상기제2 코일은서로직교하도록배치되고, 상기제1 코일에교류전원이인가될경우에는상기제2 코일에교류전압계가연결되고, 상기제2 코일에상기교류전원이인가될경우에는상기제1 코일에상기교류전압계가연결될수 있다.

    Abstract translation: 根据本发明的第一实施例,正交磁通门传感器包括:磁性材料的平板状磁芯; 以及用于以螺线管形状覆盖磁性材料的芯的第一线圈和第二线圈。 第一线圈和第二线圈被布置成彼此正交。 当将交流电源施加到第一线圈时,电流电压计连接到第二线圈。 当将交流电源施加到第二线圈时,电流电压表连接到第一线圈。

    직교형 플럭스게이트 센서
    29.
    发明公开
    직교형 플럭스게이트 센서 有权
    OTHOGONAL型透光传感器

    公开(公告)号:KR1020150066833A

    公开(公告)日:2015-06-17

    申请号:KR1020130152367

    申请日:2013-12-09

    Inventor: 김대호 박은태

    CPC classification number: G01R33/04 G01R33/0005 G01R33/02

    Abstract: 본발명의제1 실시예에따른직교형플럭스게이트센서는길이방향으로길게형성되는다수의자성체코어; 다수의상기자성체코어를솔레노이드형태로감싸는제1 코일; 및다수의상기자성체코어와상기제1 코일의주위를둘러싸는제2 코일;을포함하며, 상기제1 코일에교류전원이인가될경우에는상기제2 코일에교류전압계가연결되고, 상기제2 코일에교류전원이인가될경우에는상기제1 코일에교류전압계가연결될수 있다.

    Abstract translation: 本发明提供一种正交型磁通门传感器,其能够在与传感器形成的平面垂直的方向上测量磁场的同时显着降低传感器的全高度。 根据本发明的第一实施例的正交型磁通门传感器包括:沿纵向方向形成的多个磁性体磁芯; 以及以螺线管构造围绕所述磁性体芯的第一线圈; 围绕所述多个磁性物质芯和所述第一线圈的第二线圈。 如果向第一线圈施加交流电源,交流电压表可以连接到第二线圈。 如果将交流电源施加到第二线圈,交流电压表可连接到第一线圈。

Patent Agency Ranking