-
公开(公告)号：KR1020050106211A
公开(公告)日：2005-11-09
申请号：KR1020040031374
申请日：2004-05-04
Applicant: 삼성전기주식회사
IPC: H01B3/10
CPC classification number: H05K1/162 , C08L101/12 , H01G4/206 , H05K2201/0209 , Y10T428/257
Abstract: 고유전율을 갖는 임베디드 캐패시터용 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를 포함하는 인쇄회로기판에 관한 것이다. 열가소성 혹은 열경화성 수지 40-99vol%와 반도성 충진제 1-60vol%를 포함하는 유전체 형성용 조성물 및 열가소성 혹은 열경화성 수지 40-95vol%와 반도성화 강유전체 5-60vol%를 포함하는 유전체 형성용 조성물이 제공된다. 또한, 상기 본 발명의 유전체 형성용 조성물로 형성된 캐패시터층 및 이를 포함하는 인쇄회로기판이 제공된다. 본 발명의 반도성 충진제 또는 반도성화 강유전체를 포함하는 유전체 성형용 조성물을 사용하여 제조된 유전체는 높은 유전율과 낮은 유전손실을 나타내는 것으로 고유전율의 내장형 캐패시터층 및 인쇄회로 기판 형성에 이롭게 사용될 수 있다.
-
公开(公告)号：KR100449623B1
公开(公告)日：2004-09-22
申请号：KR1020010067854
申请日：2001-11-01
Applicant: 삼성전기주식회사
IPC: H01G4/12
Abstract: PURPOSE: A method is provided to be capable of simplifying a process and of improving the adhesive strength and property of an external electrode. CONSTITUTION: A Cu inner electrode is printed on a shaped dielectric sheet, and a green chip is fabricated by stacking, compressing and cutting the dielectric sheet where the inner electrode is printed. An external electrode which consists of Cu metal of 40-70 weight%, a bonding agent of 1.6-5.6 weight% and remaining solvent paste, is made. The external electrode paste is coated at both ends of the green chip. A sintering process for the inner and outer electrodes is performed at a temperature of 870-1000 degrees under a deduction atmosphere.
Abstract translation: 目的：提供一种能够简化工艺并提高外部电极的粘合强度和性能的方法。 构成：将铜内电极印刷在成形的介电片上，并且通过堆叠，压缩和切割印刷内电极的介电片来制造生片。 制作由40〜70重量％的Cu金属，1.6〜5.6重量％的结合剂和剩余的溶剂糊构成的外部电极。 外部电极浆料涂覆在生芯片的两端。 内部和外部电极的烧结过程在扣除气氛下在870-1000度的温度下进行。
-
公开(公告)号：KR1020030037351A
公开(公告)日：2003-05-14
申请号：KR1020010067854
申请日：2001-11-01
Applicant: 삼성전기주식회사
IPC: H01G4/12
CPC classification number: H01G4/2325 , H01G4/008 , H01G4/12 , H01G4/30
Abstract: PURPOSE: A method is provided to be capable of simplifying a process and of improving the adhesive strength and property of an external electrode. CONSTITUTION: A Cu inner electrode is printed on a shaped dielectric sheet, and a green chip is fabricated by stacking, compressing and cutting the dielectric sheet where the inner electrode is printed. An external electrode which consists of Cu metal of 40-70 weight%, a bonding agent of 1.6-5.6 weight% and remaining solvent paste, is made. The external electrode paste is coated at both ends of the green chip. A sintering process for the inner and outer electrodes is performed at a temperature of 870-1000 degrees under a deduction atmosphere.
Abstract translation: 目的：提供一种能够简化工艺并提高外部电极的粘合强度和性能的方法。 构成：将Cu内电极印刷在成形的电介质片上，通过堆叠，压缩和切割内电极被印刷的电介质片来制造绿色芯片。 由40-70重量％的Cu金属，1.6-5.6重量％的粘合剂和剩余的溶剂浆料组成的外部电极。 外部电极浆料涂覆在绿色芯片的两端。 在内部和外部电极的烧结过程在870-1000度的温度下在扣除气氛下进行。
-
公开(公告)号：KR100649585B1
公开(公告)日：2006-11-28
申请号：KR1020040093665
申请日：2004-11-16
Applicant: 삼성전기주식회사
IPC: H01G4/12
Abstract: 스핀 코팅법에 의해 유전체 박막을 형성할 때 발생하는 전극 쓸림 현상을 억제할 수 있는 폴리머릭 졸과 이를 포함하는 하이브리드 졸을 개시한다. 본 발명에 따른 폴리머릭 졸은, 티타늄 전구체, 바륨 전구체, 알코올류 용매 및 아세트산을 함유하며, 아크릴계 고분자를 1 내지 10 중량% 포함한다. 상기 티타늄 전구체는 티타늄 이소프록사이드이고, 상기 바륨 전구체는 바륨 아세테이트이다. 상기 폴리머릭 졸 내에는 상기 티타늄 이소프록사이드가 3 내지 7 중량%, 상기 바륨 아세테이트가 3 내지 7 중량%, 상기 알코올류 용매가 45 내지 65 중량%, 상기 아세트산이 10 내지 25 중량%로 함유되어 있다.
MLCC, 스핀 코팅, 유전체 박막, 폴리머릭 졸-
公开(公告)号：KR100649580B1
公开(公告)日：2006-11-28
申请号：KR1020040102612
申请日：2004-12-07
Applicant: 삼성전기주식회사
IPC: H01G4/30
CPC classification number: H01G4/30 , H01G4/1227 , Y10T29/417 , Y10T29/43 , Y10T29/435
Abstract: 본 발명은 스핀코팅법에 의한 적층세라믹 커패시터의 제조방법과 이로부터 얻어지는 적층세라믹 커패시터에 관한 것이다. 이 제조방법은 스핀코팅방식에 의해 복수의 유전체층을 형성하는 것으로, 유전체층코팅과 내부전극의 인쇄공정을 단일화 할 수 있다. 따라서 유전체층의 두께를 박층으로 하면서 두께제어가 용이하며 또한, 유전체층을 내부전극과 연속하여 형성하므로 유전체층의 박리와 적층공정 그리고, 세라믹적층체의 압착공정을 생략할 수 있다. 본 발명에 따르면 세라믹적층체를 압착하지 않으므로 적층세라믹커패시터에서 필로잉현상이 발생하지 않는다.
적층세라믹커패시터, 스핀코팅, 졸-겔, 파티클레이트졸, 폴리머릭졸-
Patent Agency Ranking
公开(公告)号：KR100649633B1
公开(公告)日：2006-11-27
申请号：KR1020050012483
申请日：2005-02-15
Applicant: 삼성전기주식회사
CPC classification number: C08L63/00 , C08J5/10 , C08J2363/00 , H01G4/206 , H05K1/162 , H05K2201/0209 , Y10T428/31511 , C08L2666/04 , C08L2666/24
Abstract: 본 발명은 접착력, 내열성 및 난연성이 우수한 임베디드 커패시터용 수지 조성물, 상기 수지 조성물을 포함하는 임베디드 커패시터용 세라믹/폴리머 복합재료, 이로부터 형성된 커패시터 층 및 인쇄회로기판에 관한 것으로, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 또는 이들의 조합으로 이루어진 군으로부터 선택되는 수지, 브롬 함량이 40중량% 이상인 브로미네이트 에폭시 수지 및 비스페놀 A 노볼락 에폭시 수지, 다기능성 에폭시 수지, 폴리이미드, 시아네이트 에스테르 및 이들의 조합으로 이루어진 군으로부터 선택되는 수지를 포함하여 구성되며, 박리 강도, Tg 및/또는 난연성이 우수한 임베디드 커패시터용 유전층 수지 조성물을 제공한다. 또한, 상기 조성물에 세라믹 필러가 첨가된 세라믹/폴리머 복합재료를 제공한다. 나아가, 상기 세라믹/폴리머 복합재료로 형성된 커패시터 및 이 커패시터를 포함하는 인쇄회로기판을 제공한다.
본 발명에 따르면, 박리 강도, Tg 및 난연성을 모두 만족시키는 임베디드 커패시터용 세라믹/폴리머 복합체를 얻을 수 있다.
비스페놀 A 에폭시 수지, 브로미네이트 에폭시 수지, 비스페놀 A 노볼락 에폭시 수지, 박리 강도, Tg, 난연성-
公开(公告)号：KR1020060091542A
公开(公告)日：2006-08-21
申请号：KR1020050012483
申请日：2005-02-15
Applicant: 삼성전기주식회사
CPC classification number: C08L63/00 , C08J5/10 , C08J2363/00 , H01G4/206 , H05K1/162 , H05K2201/0209 , Y10T428/31511 , C08L2666/04 , C08L2666/24
Abstract: 본 발명은 접착력, 내열성 및 난연성이 우수한 임베디드 커패시터용 수지 조성물, 상기 수지 조성물을 포함하는 임베디드 커패시터용 세라믹/폴리머 복합재료, 이로부터 형성된 커패시터 층 및 인쇄회로기판에 관한 것으로, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지 또는 이들의 조합으로 이루어진 군으로부터 선택되는 수지, 브롬 함량이 40중량% 이상인 브로미네이트 에폭시 수지 및 비스페놀 A 노볼락 에폭시 수지, 다기능성 에폭시 수지, 폴리이미드, 시아네이트 에스테르 및 이들의 조합으로 이루어진 군으로부터 선택되는 수지를 포함하여 구성되며, 박리 강도, Tg 및/또는 난연성이 우수한 임베디드 커패시터용 유전층 수지 조성물을 제공한다. 또한, 상기 조성물에 세라믹 필러가 첨가된 세라믹/폴리머 복합재료를 제공한다. 나아가, 상기 세라믹/폴리머 복합재료로 형성된 커패시터 및 이 커패시터를 포함하는 인쇄회로기판을 제공한다.
본 발명에 따르면, 박리 강도, Tg 및 난연성을 모두 만족시키는 임베디드 커패시터용 세라믹/폴리머 복합체를 얻을 수 있다.
비스페놀 A 에폭시 수지, 브로미네이트 에폭시 수지, 비스페놀 A 노볼락 에폭시 수지, 박리 강도, Tg, 난연성-
8.发明授权
公开(公告)号：KR100584963B1
公开(公告)日：2006-05-29
申请号：KR1020040092526
申请日：2004-11-12
Applicant: 삼성전기주식회사
Abstract: 본 발명은 전계방출용 탄소나노튜브 에미터, 그 제조방법 및 이를 포함하는 전계방출램프에 관한 것으로, 통상의 전해동박 제조공정에서 동박의 제조과정 중 후처리 공정인 열적 배리어층 형성 공정 및 전기화학적 배리어층 형성 공정을 대체하여 탄소나노튜브와 금속 이온의 공석도금공정을 도입한 것을 특징으로 한다.
본 발명에 따라 탄소계 나노입자를 이용하여 에미터를 제조하는 경우, 전극과 분리하여 형성하지 않고 동시에 형성함으로써 다양한 형상의 다양한 기판에 이를 접착하여 에미터로 바로 구현할 수 있는 장점이 있다. 또한, 기존의 전해동박공정을 이용함으로써 생산 속도와 단가를 획기적으로 개선할 수 있다.
전해동박, 전계방출용 탄소나노튜브 에미터, 전계방출램프-
公开(公告)号：KR1020060027666A
公开(公告)日：2006-03-28
申请号：KR1020040076557
申请日：2004-09-23
Applicant: 삼성전기주식회사
CPC classification number: B32B7/04 , H05K1/0233 , H05K1/024 , H05K1/162 , H05K3/386 , H05K2201/0116 , H05K2201/0195 , H05K2201/0209 , H05K2201/0254 , H05K2201/0355 , H05K2201/086 , H05K2201/09309 , Y10T428/24917 , Y10T428/249994 , Y10T428/256
Abstract: 우수한 전자기적특성 및 신뢰성을 갖는 임베디드 수동소자용 인쇄회로기판 재료에 관한 것이다. 구리호일 전도층; 전도층에 형성된 수지 70vol%초과-100vol% 및 필러 0-30vol%미만으로 포함하는 수지결합층; 및 수지결합층에 형성된 수지 및 필러를 포함하는 기능성층;으로 이루어지는 임베디드 수동소자용 인쇄 회로기판재료 및 구리호일 전도층; 전도층에 형성된 수지를 70vol%초과-100vol% 및 필러 0-30vol%미만으로 포함하는 제 1수지결합층; 제 1수지결합층에 형성된 수지 및 필러를 포함하는 기능성층; 기능성층상의 수지를 70vol%초과-100vol% 및 필러 0-30vol%미만으로 포함하는 제 2수지결합층; 및 제 2 수지결합층상의 구리호일 전도층;으로 이루어지는 임베디드 수동소자용 인쇄 회로기판재료가 제공된다. 전도층과 기능성층 사이에 수지결합층을 게재함으로써 기능성층에서의 필러함량이 증가하더라도, 유전특성 및 자기특성등 기능성층의 특성 열화없이 전도층과 기능성층 사이의 접착력이 확보된다.
인쇄회로기판, 수지결합층, 접착력, 필 강도-
公开(公告)号：KR100755603B1
公开(公告)日：2007-09-06
申请号：KR1020050057907
申请日：2005-06-30
Applicant: 삼성전기주식회사
CPC classification number: H05K1/162 , H01G4/10 , H05K2201/0175 , H05K2201/0179
Abstract: 본 발명은 박막캐패시터와 이를 포함한 적층구조물에 관한 것으로서, 제1 및 제2 금속전극막과 그 사이에 BiZnNb계 비정질 금속산화물을 이루어지며, 유전율이 15이상인 유전체막을 포함하는 박막 캐패시터를 제공한다. 또한, 본 발명은 폴리머기반 복합체 기재 상에 형성된 제1 금속전극막과, 상기 제1 금속전극막 상에 형성되며, BiZnNb계 비정질 금속산화물을 이루어지며, 유전율이 15이상인 유전체막과, 상기 유전체막 상에 형성된 제2 금속전극막을 포함하는 적층구조물을 제공한다.
본 발명에서 유전체막으로 채용되는 BiZnNb계 비정질 금속산화물은 결정화를 위한 고온의 열처리공정없이도, 높은 유전율을 나타내므로, 인쇄회로기판과 같은 폴리머기반의 적층구조물의 박막 캐패시터에 유익하게 사용될 수 있다.
내장형 캐패시터(embeddied capacitor), 박막 캐패시터(film capacitor), BiZnNb
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.024 seconds)
