-
公开(公告)号：KR101761938B1
公开(公告)日：2017-07-26
申请号：KR1020120043976
申请日：2012-04-26
Applicant: 삼성전기주식회사
Abstract: 본발명의일 실시예에따른적층세라믹전자부품은 0.7㎛이하의평균두께를가지는유전체층을포함하는세라믹바디; 상기세라믹바디의외부면에형성되는외부전극; 및상기유전체층 상에서간극을사이에두고각각배치되는내부전극;을포함하며, 상기내부전극의마주하는윤곽선사이의가장좁은간극을 Gmin로규정하면, 상기 G는 10㎛≤Gmin≤60㎛를만족할수 있다.
Abstract translation: 根据本发明的一个实施例的多层陶瓷电子器件是陶瓷体，其包括具有不大于0.7㎛的平均厚度的介电层; 形成在陶瓷体的外表面上的外部电极; 和里面分别设置与所述电极上的介电层之间的间隙;包括，定义由GMIN，其中G是能够满足10㎛≤Gmin≤60㎛内部电极的相面对的轮廓之间的最窄间隙时 有。
-
公开(公告)号：KR101462761B1
公开(公告)日：2014-11-20
申请号：KR1020130015427
申请日：2013-02-13
Applicant: 삼성전기주식회사
CPC classification number: H01G4/002 , C23C8/12 , H01G4/008 , H01G4/012 , H01G4/12 , H01G4/30 , H01G4/306 , H01G13/00
Abstract: 본 발명은 다층 세라믹 소자에 관한 것으로, 본 발명의 실시예에 따른 다층 세라믹 소자는 서로 이격된 측면들과 상기 측면들을 연결하는 둘레면을 갖는 소자 몸체, 소자 몸체 내에서 소자 몸체의 길이 방향으로 배치된 내부 전극, 측면을 덮는 전면부와 전면부로부터 연장되어 둘레면의 일부를 덮는 밴드부를 갖는 외부 전극, 그리고 소자 몸체 내에 배치되고 둘레면에서 발생된 크랙의 진행 방향을 측면을 향하도록 안내하는 크랙 안내 패턴(crack guide pattern)을 포함하되, 크랙 안내 패턴은 금속 패턴 및 금속 패턴 표면에 형성된 산화막을 포함한다.
-
公开(公告)号：KR1020140125151A
公开(公告)日：2014-10-28
申请号：KR1020130042957
申请日：2013-04-18
Applicant: 삼성전기주식회사
Abstract: 본 발명은 적층 세라믹 커패시터에 관한 것으로, 외부의 충격 등에 의한 본체 내부의 크랙의 전파경로를 유도하기 위하여, 세라믹 본체; 상기 세라믹 본체의 양 측단에 구비된 한 쌍의 외부전극단자; 상기 세라믹 본체의 중심부에 소정간격을 두고 적층되되, 일단은 상기 외부전극단자 중 어느 하나와 연결되고 타단은 반대편의 외부전극단자와 소정간격(L1) 이격된 복수의 내부전극층; 및 상기 세라믹 본체의 상단부와 하단부 중 적어도 한 곳에 소정간격을 두고 적층되되, 상기 세라믹 본체의 양 측단 중 적어도 한 측단에 형성된 크랙확산방지층, 크랙유도층, 크랙가이드층;을 포함하고, 하기의 수학식 1을 만족하는 적층 세라믹 커패시터를 제시한다.
[수학식 1]
(n3는 상기 크랙가이드층의 길이, L2는 n3에서 L1을 뺀 값, a1은 크랙확산방지층의 길이(n1)에서 n3를 뺀 값, a2는 n3에서 크랙유도층의 길이(n2)를 뺀 값)Abstract translation: 本发明涉及一种多层陶瓷电容器。 为了由于外部冲击而在陶瓷体中提供裂纹的传播路径，电容器包括：陶瓷体; 一对外部电极端子，设置在陶瓷体的两个侧端; 多个内部电极层以规定的间隔叠层在陶瓷体的中心部分上，其一端与任一个外部电极端子连接，另一端与相对的外部电极端子隔开规定的间隔 间隔（L1）; 以及以规定的间隔叠层在陶瓷体的上端部和下端部中的至少一方上的裂纹扩散防止层，裂纹引导层和裂纹引导层，形成在至少一个侧端 的陶瓷体的两侧端部。 [等式1] n3> L1，L2> a1，a2≠0（n3是裂纹引导层的长度，L2是从n3减去L1得到的值，a1 是从裂纹扩散防止层（n1）的长度减去n3而得到的值，a2是从n3减去裂纹引导层（n2）的长度而得到的值。
-
公开(公告)号：KR1020140106174A
公开(公告)日：2014-09-03
申请号：KR1020130020383
申请日：2013-02-26
Applicant: 삼성전기주식회사
Abstract: The present invention relates to a multilayer ceramic device. The multilayer ceramic device according to an embodiment of the present invention comprises a device body having a structure where multiple dielectric sheets are arranged in layers and including side surfaces spaced apart from each other and a circumferential surface connecting the side surfaces; internal electrodes formed on the dielectric sheets; an external electrode comprising a front part covering the side surfaces and a band part extended from the front part to cover a part of the circumferential surface; and a reinforcement pattern composed of multiple metallic patterns that are arranged between the internal electrodes and the circumferential surface so that the surfaces thereof face each other. The gap between the metallic patterns may be less than the thickness of the dielectric sheets where the internal electrodes are formed.
Abstract translation: 本发明涉及一种多层陶瓷器件。 根据本发明的实施例的多层陶瓷器件包括具有多层电介质片的结构的器件本体，并且包括彼此间隔开的侧表面和连接侧表面的圆周表面; 在电介质片上形成的内部电极; 外部电极，其包括覆盖所述侧表面的前部和从所述前部延伸以覆盖所述周向表面的一部分的带部分; 以及由配置在内部电极与周面的多个金属图案构成的加强图案，使得其表面彼此面对。 金属图案之间的间隙可以小于形成内部电极的电介质片的厚度。
-
公开(公告)号：KR1020140076912A
公开(公告)日：2014-06-23
申请号：KR1020120145464
申请日：2012-12-13
Applicant: 삼성전기주식회사
Abstract: The present invention relates to a multilayer ceramic device. A multilayer ceramic device according to the embodiment of the present invention includes a device body which has a lateral surface and a circumference surface, an internal electrode which is arranged in the device body in the longitudinal direction of the device body, an external electrode which has a front surface which covers the lateral surface and a band part which is extended from the front surface and covers a part of the circumference surface, and a reinforcement pattern which is extended to have a length from the lateral surface to the inner part of the device body in the device body, which is longer than the width of the band part.
Abstract translation: 本发明涉及一种多层陶瓷器件。 根据本发明实施例的多层陶瓷器件包括具有侧表面和圆周表面的器件本体，沿器件主体的纵向方向布置在器件本体中的内部电极，外部电极具有 覆盖所述侧面的前表面和从所述前表面延伸并覆盖所述周面的一部分的带部，以及延伸成具有从所述装置的侧面到内部的长度的加强图案 身体在装置主体中，其长度大于带部分的宽度。
-
Patent Agency Ranking
公开(公告)号：KR1020120119381A
公开(公告)日：2012-10-31
申请号：KR1020110037260
申请日：2011-04-21
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A ceramic laminated capacitor is provided to control ratio of lead unit width to lead unit length for connecting a main electrode of an internal electrode with an external electrode, thereby determining a value of a equivalent series resistance. CONSTITUTION: A ceramic laminated body includes a dielectric layer(230) and a plurality of internal electrodes(241-244). An electrode of a heterogeneous polarity is laminated between the dielectric layers. An external electrode is formed in both ends of the ceramic laminated body. The external electrode includes a main electrode and a lead unit for connecting the main electrode with the external electrode. An ESR(Equivalent Series Resistance) value is determined by controlling ratio of the width of the lead unit to the length of the lead unit.
Abstract translation: 目的：提供陶瓷层压电容器，以控制引线单元宽度与引线单元长度的比例，用于连接内部电极的主电极与外部电极，从而确定等效串联电阻的值。 构成：陶瓷层叠体包括电介质层（230）和多个内部电极（241〜244）。 电介质层之间层叠有非均相极性的电极。 在陶瓷层叠体的两端形成有外部电极。 外部电极包括用于连接主电极和外部电极的主电极和引线单元。 通过控制引导单元的宽度与引导单元的长度的比率来确定ESR（等效串联电阻）值。
-
公开(公告)号：KR1020120118677A
公开(公告)日：2012-10-29
申请号：KR1020110036196
申请日：2011-04-19
Applicant: 삼성전기주식회사
CPC classification number: H01G4/232 , H01G4/12 , H01G4/30 , H05K3/328 , H05K2201/10015
Abstract: PURPOSE: A multilayer ceramic capacitor is provided to reduce fault of a circuit board and to prevent tombstone. CONSTITUTION: A ceramic element(210) includes a dielectric layer and internal electrodes. The internal electrodes are laminated between dielectric layers. A couple of external electrodes(222,227) is stuck on a first and second surfaces of the ceramic element. A pair of outer electrodes is connected to internal electrodes. The ceramic element has a third face which faces a circuit board.
Abstract translation: 目的：提供多层陶瓷电容器，以减少电路板的故障并防止墓碑。 构成：陶瓷元件（210）包括电介质层和内部电极。 内部电极层叠在电介质层之间。 一对外部电极（222,227）粘附在陶瓷元件的第一和第二表面上。 一对外部电极连接到内部电极。 陶瓷元件具有面向电路板的第三面。
-
-
公开(公告)号：KR100956237B1
公开(公告)日：2010-05-04
申请号：KR1020080042819
申请日：2008-05-08
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 복수의 유전체층의 적층에 의해 형성된 커패시터 본체와; 상기 커패시터 본체 내에서 상기 유전체층을 사이에 두고 서로 다른 극성의 내부 전극이 서로 대향하도록 교대로 배치된 복수의 내부 전극과; 상기 커패시터 본체의 외면에 형성되어 상기 내부 전극과 전기적으로 연결된 복수의 외부 전극을 포함한다. 상기 복수의 내부 전극의 각각은 메인 전극부와, 상기 메인 전극부로부터 상기 커패시터 본체의 측면으로 인출되어 상기 외부 전극에 연결된 1개 이상의 리드를 구비하고, 상기 리드는 내부 전극의 상기 메인 전극부와 각을 이루면서 상기 외부 전극으로 경사지게 연장되어 있다.
적층형 칩 커패시터, 등가직렬 저항, 등가직렬 인덕턴스Abstract translation: 根据本发明的一个方面的多层片状电容器包括：电容器主体，其通过堆叠多个介电层而形成; 多个内部电极交替地设置在电容器主体中，使得不同极性的内部电极彼此面对，介电层介于它们之间; 以及形成在电容器主体的外表面上并且与内部电极电连接的多个外部电极。 其中，多个内部电极中的每一个包括主电极部分和从主电极部分延伸到电容器主体侧并连接到外部电极的至少一个引线， 并倾斜延伸到外部电极。
-
公开(公告)号：KR100935994B1
公开(公告)日：2010-01-08
申请号：KR1020080030382
申请日：2008-04-01
Applicant: 삼성전기주식회사
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 제1 커패시터부와 제2 커패시터부를 갖는 커패시터 본체; 상기 커패시터 본체의 제1 및 제2 장측면에 각각 형성된 제1 및 제2 외부 전극; 및 상기 커패시터 본체의 제1 및 제2 단측면에 각각 형성된 제3 및 제4 외부 전극;을 포함한다. 상기 제1 커패시터부는 이종 극성의 제1 및 제2 내부 전극을 갖고, 상기 제2 커패시터부는 이종 극성의 제3 및 제4 내부 전극을 갖는다. 상기 제1 내지 제4 내부 전극 각각은 단 1개의 리드를 갖고, 상기 제1 내지 제4 외부 전극은 상기 제1 내지 제4 내부 전극의 리드에 각각 연결된다. 상기 제1 커패시터부의 공진주파수와 제2 커패시터부의 공진주파수는 서로 다르고, 상기 제1 커패시터부의 ESR(ESR1)과 상기 제2 커패시터부의 ESR(ESR2)는, ESR1≥20 mΩ, 0.7(ESR1)≤ESR2≤1.3(ESR1) 를 만족한다.
적층형 칩 커패시터, 디커플링, MPU, 임피던스
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.031 seconds)
