公开(公告)号：KR100881055B1

公开(公告)日：2009-01-30

申请号：KR1020070060442

申请日：2007-06-20

Applicant: 삼성전자주식회사

Inventor： 강신재 ,  오규환 ,  임낙현 ,  박인선 ,  임현석

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16

Abstract: 상변화 메모리 유닛은 트렌치가 형성된 하부 전극, 제1 충진 부재, 제2 충진 부재, 상변화 물질층 패턴 및 상부 전극을 포함한다. 제1 충진 부재는 트렌치를 부분적으로 매립한다. 제2 충진 부재는 제1 충진 부재 상에 형성된다. 상변화 물질층 패턴은 하부 전극 및 제2 충진 부재 상에 형성되며, 상부 전극은 상변화 물질층 패턴 상에 형성된다. 제1 충진 부재가 도전성을 가지더라도, 제2 충진 부재가 절연성을 가지기 때문에 상변화 물질층 패턴을 가열하는 효율을 증대시켜 리셋 전류를 감소시킬 수 있다. 제1 충진 부재가 실리콘을 포함하는 경우, 오믹층의 열적 손상을 방지할 수 있다. 또한, 하부 전극의 상부를 질화 및/또는 산화시켜 비저항을 높일 수 있으므로 상변화 물질층 패턴을 가열하는 효율을 높여 리셋 전류를 보다 감소시킬 수 있다.

Abstract translation: 相变存储单元包括形成有沟槽的下电极，第一填充构件，第二填充构件，相变材料层图案和上电极。 第一填充构件部分地填充沟槽。 第二填充构件形成在第一填充构件上。 在下电极和第二填充材料上形成相变材料层图案，并且在相变材料层图案上形成上电极。 即使第一填充构件具有导电性，由于第二填充构件具有绝缘性，所以可以提高加热相变材料层图案的效率，由此减小复位电流。 当第一填充构件包括硅时，可以防止对欧姆层的热损伤。 另外，通过氮化和/或氧化所述下电极的顶部可以被增强，因为电阻率增加了效率，用于加热比复位电流下的相变材料层的图案。

公开(公告)号：KR1020090003707A

公开(公告)日：2009-01-12

申请号：KR1020070066613

申请日：2007-07-03

Applicant: 삼성전자주식회사

Inventor： 임현석 ,  박인선 ,  오규환 ,  김도형 ,  강신재

IPC: H01L27/115

CPC classification number: H01L21/28518 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675 ,  H01L21/28052 ,  H01L27/24 ,  H01L45/04

Abstract: The method for manufacturing the non-volatile memory device is provided to improve the reliability of the non-volatile memory device by using the metal silicide layer as the ohmic layer of the vertical cell diode. The semiconductor patterns(132,134) are formed on the substrate. The metal layer is formed in the semiconductor pattern. At least two mixed phase metal silicide layer (136a) is formed by reacting the semiconductor pattern and the metal layer. The substrate in which the mixed phase metal silicide layer is formed is exposed to the etching gas. The second thermal process is performed in about 540°C or about 600°C. The mixed phase metal silicide layer includes the CoSi phase and CoSi2 phase. After he substrate in which the mixed phase metal silicide layer is formed is exposed to the etching gas. The substrate is heat-treated and is transformed from the mixed phase metal silicide layer to the single phase metal silicide layer.

Abstract translation: 提供了用于制造非易失性存储器件的方法，以通过使用金属硅化物层作为垂直单元二极管的欧姆层来提高非易失性存储器件的可靠性。 半导体图案（132,134）形成在基板上。 金属层形成在半导体图案中。 通过半导体图案和金属层反应形成至少两个混合相金属硅化物层（136a）。 其中形成混合相金属硅化物层的衬底暴露于蚀刻气体。 第二热处理在约540℃或约600℃下进行。 混合相金属硅化物层包括CoSi相和CoSi2相。 在其中形成混合相金属硅化物层的衬底暴露于蚀刻气体之后。 将衬底热处理并从混合相金属硅化物层转变为单相金属硅化物层。

公开(公告)号：KR1020090000357A

公开(公告)日：2009-01-07

申请号：KR1020070064367

申请日：2007-06-28

Applicant: 삼성전자주식회사

Inventor： 오규환 ,  박인선 ,  임현석 ,  임낙현 ,  강신재 ,  김태열

IPC: H01L27/115

CPC classification number: H01L21/28273 ,  H01L21/02057 ,  H01L21/28141 ,  H01L21/76224 ,  H01L29/45

Abstract: A method for manufacturing a semiconductor device is provided to improve uniformity of the line width of a lower electrode by protecting an insulating layer pattern by a first spacer in a cleaning process to remove a native oxide layer. An insulating layer pattern which restricts an opening exposing a semiconductor substrate(100) partially and is protruded than the substrate surface from an inner part of the substrate. A first spacer(114) including the nitride is formed in the side of the insulating layer pattern. A second spacer(116) including the oxide is formed on the first spacer. An epitaxial silicon film is formed on the exposed substrate to reclaim a part of the opening. A cleaning process is performed to remove the native oxide film generated on the surface of the epitaxial silicon film. The ohmic layer(134) is formed on the epitaxial silicon film.

Abstract translation: 提供一种制造半导体器件的方法，以通过在清洁过程中通过第一间隔物保护绝缘层图案以去除天然氧化物层来改善下电极的线宽的均匀性。 绝缘层图案，其限制从衬底的内部部分地露出半导体衬底（100）并且比衬底表面突出的开口。 在绝缘层图案的侧面形成包括氮化物的第一间隔物（114）。 在第一间隔物上形成包括氧化物的第二间隔物（116）。 在暴露的基板上形成外延硅膜以回收开口的一部分。 进行清洁处理以除去在外延硅膜的表面上产生的自然氧化膜。 欧姆层（134）形成在外延硅膜上。

公开(公告)号：KR1020080111903A

公开(公告)日：2008-12-24

申请号：KR1020070060442

申请日：2007-06-20

Applicant: 삼성전자주식회사

Inventor： 강신재 ,  오규환 ,  임낙현 ,  박인선 ,  임현석

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16 ,  H01L27/24 ,  H01L45/04 ,  H01L45/143 ,  H01L45/1675

Abstract: A phase-change memory and a manufacturing method thereof, and a phase change memory device including the same and a manufacturing method thereof are provided to reduce reset current by improving the efficiency of heating up a phase change material layer pattern. A phase-change memory unit comprises an isolation structure, a conductive construct(245), a bottom electrode(265), filling elements(277a,277b), a phase change material layer pattern(280) and an upper electrode(290). The isolation structure has an opening exposing a substrate(200). The conductive construct is formed within the opening. The bottom electrode is formed on the conductive construct. The bottom electrode has a recess. The recess is filled with the filling element. The phase change material layer pattern is formed on the bottom electrode and filling element. The upper electrode is formed on the phase change material layer pattern.

Abstract translation: 提供一种相变存储器及其制造方法，以及包括该相变存储器及其制造方法的相变存储器件及其制造方法，以通过提高相变材料层图案的加热效率来降低复位电流。 相变存储器单元包括隔离结构，导电结构（245），底部电极（265），填充元件（277a，277b），相变材料层图案（280）和上部电极（290）。 隔离结构具有暴露衬底（200）的开口。 导电构件形成在开口内。 底部电极形成在导电结构上。 底部电极具有凹部。 凹部填充有填充元件。 在底部电极和填充元件上形成相变材料层图案。 上电极形成在相变材料层图案上。