-
公开(公告)号：KR102212556B1
公开(公告)日：2021-02-08
申请号：KR1020140135745
申请日：2014-10-08
Applicant: 삼성전자주식회사
Abstract: 본발명의실시예에따른반도체장치는, 복수의메모리셀들을구성하며기판상에서로이격되어배치되는제1 영역들, 및각각의제1 영역들을둘러싸도록배치되며제1 영역들과전기적으로절연되는제2 영역을포함하는제1 자성층, 제1 자성층상에배치되는터널배리어층, 및터널배리어층상에배치되는제2 자성층을포함한다.
-
公开(公告)号：KR1020160042300A
公开(公告)日：2016-04-19
申请号：KR1020140135745
申请日：2014-10-08
Applicant: 삼성전자주식회사
CPC classification number: H01L27/228 , G11C11/161 , H01L43/10
Abstract: 본발명의실시예에따른반도체장치는, 복수의메모리셀들을구성하며기판상에서로이격되어배치되는제1 영역들, 및각각의제1 영역들을둘러싸도록배치되며제1 영역들과전기적으로절연되는제2 영역을포함하는제1 자성층, 제1 자성층상에배치되는터널배리어층, 및터널배리어층상에배치되는제2 자성층을포함한다.
Abstract translation: 根据本发明的实施例，一种半导体器件包括：第一磁性层，包括形成多个存储单元的第一区域，并且在衬底上彼此间隔开;第二区域，布置成围绕每个第一区域;以及 与第一区域电绝缘; 布置在所述第一磁性层上的隧道势垒层; 以及布置在隧道势垒层上的第二磁性层。 本发明的目的是提供具有改善的可靠性的半导体器件。
-
公开(公告)号：KR1020150115360A
公开(公告)日：2015-10-14
申请号：KR1020140040267
申请日：2014-04-04
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L27/115
CPC classification number: H01L43/12 , G11C11/161 , H01L27/228 , H01L43/08
Abstract: 자기저항메모리장치의제조방법에있어서, 기판상에순차적으로적층된하부전극및 예비제1 자유막패턴을형성한다. 상기예비제1 자유막패턴의상부를제거하여제1 자유막패턴을형성한다. 상기제1 자유막패턴상에제2 자유막및 터널배리어막을순차적으로형성한다. 상기제2 자유막을부분적으로산화시켜제2 자유막패턴을형성한다. 상기터널배리어막상에고정막구조물을형성한다.
Abstract translation: 磁阻存储装置的制造方法包括以下步骤：在基板上依次层叠下部电极和第一预备膜图案; 通过去除第一预自由膜图案的上部来形成第一自由膜图案; 在第一游离膜图案上依次形成第二自由膜和隧道阻挡膜; 通过部分氧化第二自由膜形成第二自由膜图; 并在隧道屏障膜上形成固定膜结构。
-
公开(公告)号：KR1020120052612A
公开(公告)日：2012-05-24
申请号：KR1020100113855
申请日：2010-11-16
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/06 , H01L27/224 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/126 , H01L45/141 , H01L45/143 , H01L45/144 , H01L45/146 , H01L29/45
Abstract: PURPOSE: A semiconductor device which includes a buffer electrode, a manufacturing method thereof, a semiconductor module including the same, and an electronic system are provided to arrange a Ti/TiN buffer electrode pattern between an ohmic contact layer and a lower electrode pattern, thereby reducing contact resistance between the lower electrode pattern and the ohmic contact layer. CONSTITUTION: A switching device(40) is formed on a substrate(110). A buffer electrode pattern(150) is formed on the switching device. A lower electrode pattern(160) is formed on a first region. A trim insulation pattern(164) is formed on a second region. A variable resistance pattern(170) is formed on the lower electrode pattern.
Abstract translation: 目的：提供包括缓冲电极的半导体器件，其制造方法，包括该缓冲电极的半导体模块和电子系统，以在欧姆接触层和下电极图案之间布置Ti / TiN缓冲电极图案，从而 降低下电极图案和欧姆接触层之间的接触电阻。 构成：开关装置（40）形成在基板（110）上。 缓冲电极图案（150）形成在开关装置上。 在第一区域上形成下电极图案（160）。 在第二区域上形成装饰绝缘图案（164）。 在下电极图案上形成可变电阻图案（170）。
-
公开(公告)号：KR1020110035061A
公开(公告)日：2011-04-06
申请号：KR1020090092615
申请日：2009-09-29
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/1666
Abstract: PURPOSE: A phase change memory device is provided to form the lower layer of a lower electrode with low resistance by a first structure including titanium silicide and a second structure including titanium nitride. CONSTITUTION: A substrate(100) includes a field area and an active area. A switching device(120) is electrically connected to a word line(104). A lower electrode includes a first structure(124), a second structure(134), and a third structure(136). A phase change material pattern(140) is electrically connected to a lower electrode. An upper electrode(142) is electrically connected to the phase change material pattern.
Abstract translation: 目的：通过包括钛硅化物的第一结构和包括氮化钛的第二结构，提供相变存储器件以形成具有低电阻的下电极的下层。 构成：衬底（100）包括场区域和有源区域。 开关装置（120）电连接到字线（104）。 下电极包括第一结构（124），第二结构（134）和第三结构（136）。 相变材料图案（140）电连接到下电极。 上电极（142）电连接到相变材料图案。
-
Patent Agency Ranking
公开(公告)号：KR1020110024932A
公开(公告)日：2011-03-09
申请号：KR1020090083124
申请日：2009-09-03
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L27/11578 , H01L21/28556 , H01L21/76879 , H01L23/485 , H01L27/11582 , H01L27/24 , H01L29/66833 , H01L29/792 , H01L29/7926 , H01L45/04 , H01L45/145 , H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A semiconductor device and a forming method thereof are provided to selectively form the second metal patterns in an opening to completely insulate the second metal patterns, thereby increasing reliability of the semiconductor device. CONSTITUTION: A semiconductor structure(133) and an insulating pattern(142) are formed on a substrate(100). The semiconductor structure is formed in a hole penetrating insulating films(123,125) between gates. An opening includes a sidewall defined by one side of the insulating pattern. The opening is filled with the first metal film. The first metal film is wet-etched so that the sidewall of the opening is partially exposed. The second metal film is selectively formed on the etched first metal film.
Abstract translation: 目的：提供半导体器件及其形成方法以在开口中选择性地形成第二金属图案，以使第二金属图案完全绝缘，从而增加半导体器件的可靠性。 构成：在基板（100）上形成半导体结构（133）和绝缘图案（142）。 半导体结构形成在穿过栅极之间的绝缘膜（123,125）的孔中。 开口包括由绝缘图案的一侧限定的侧壁。 开口填充有第一金属膜。 将第一金属膜湿式蚀刻，使得开口的侧壁部分地露出。 第二金属膜选择性地形成在蚀刻的第一金属膜上。
-
7.发明授权상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 有权相变存储器单元，形成相变存储单元的方法，具有相变存储器单元的相变存储器件以及制造相变存储器件的方法
公开(公告)号：KR100911473B1
公开(公告)日：2009-08-11
申请号：KR1020070059273
申请日：2007-06-18
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/06 , G11C13/0004 , H01L27/2409 , H01L27/2436 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/16
Abstract: 상변화 메모리 유닛은 기판 상에 형성된 절연 구조물, 도전성 구조물과 제1 전극을 갖는 전극 구조체, 상변화 물질층 패턴 및 제2 전극을 포함한다. 절연 구조물은 기판 상에 형성되며, 기판을 부분적으로 노출시키는 개구를 구비한다. 도전성 구조물은 개구 내에 형성되며, 제1 전극은 도전성 구조물에 접촉되는 측벽과 저면을 가진다. 상변화 물질층 패턴은 제1 전극 및 절연 구조물 상에 형성되며, 제2 전극은 상변화 물질층 패턴 상에 형성된다. 도전성 구조물이 제1 전극을 감싸는 구조를 가지며, 절연 부재가 도전성 구조물과 상변화 물질층 패턴을 전기적으로 절연시키기 때문에, 오믹층 패턴의 손상을 방지하면서 상변화 메모리 유닛의 전기적인 특성을 향상시킬 수 있다.
-
公开(公告)号：KR101604054B1
公开(公告)日：2016-03-16
申请号：KR1020090083124
申请日：2009-09-03
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L27/11578 , H01L21/28556 , H01L21/76879 , H01L23/485 , H01L27/11582 , H01L27/24 , H01L29/66833 , H01L29/792 , H01L29/7926 , H01L45/04 , H01L45/145 , H01L2924/0002 , H01L2924/00
Abstract: 반도체소자및 그형성방법을제공한다. 이반도체소자의형성방법은, 기판상에반도체구조물및 절연패턴을형성하는것, 절연패턴의일 면에의해정의되는측벽과반도체구조물의바닥에의해정의되는바닥을갖는오프닝을형성하는것, 오프닝을채우는제1 금속막을형성하는것, 제1 금속막을습식식각하여오프닝의측벽을적어도일부노출시키는것, 및제1 금속막상에제2 금속막을선택적으로형성하는것을포함한다.
Abstract translation: 提供了一种半导体器件及其形成方法。 形成I型导电元件的方法包括：在衬底上形成半导体结构和绝缘图案，形成具有由绝缘图案的侧面和半导体结构的底部限定的侧壁限定的底部的开口， 形成第一金属膜，湿蚀刻所述第一金属膜以暴露所述开口的所述侧壁的至少一部分，以及在所述第一金属膜上选择性地形成第二金属膜。
-
公开(公告)号：KR1020150116075A
公开(公告)日：2015-10-15
申请号：KR1020140040417
申请日：2014-04-04
Applicant: 삼성전자주식회사
IPC: G11C11/15 , H01L21/8246
CPC classification number: H01L43/08 , G11C11/161 , H01L27/228 , H01L43/02 , H01L43/12
Abstract: 자기기억소자가제공된다. 자기기억소자는, 기판상에서로이격되어배치되는복수개의제1 자성패턴들, 상기제1 자성패턴들사이에배치되어상기제1 자성패턴들을정의하는제1 절연패턴, 및상기제1 자성패턴들및 상기제1 절연패턴을덮는터널배리어막을포함한다. 상기제1 절연패턴은상기제1 자성패턴들을구성하는자성원소와동일한자성원소를포함한다.
Abstract translation: 提供了一种磁存储器件。 所述磁存储器件包括：多个第一磁性图案，其彼此分开地布置在基板上; 布置在所述第一磁性图案之间并限定所述第一磁性图案的第一绝缘图案; 以及覆盖第一磁图案和第一绝缘图案的隧道阻挡膜。 第一绝缘图案包括与构成第一磁图案的磁性元件相同的磁性元件。
-
公开(公告)号：KR1020150097421A
公开(公告)日：2015-08-26
申请号：KR1020150023344
申请日：2015-02-16
Applicant: 삼성전자주식회사
CPC classification number: G06F21/6263 , H04L61/2038 , H04L61/6022 , H04L63/04 , H04L63/0421 , H04W12/02 , H04W48/16 , H04W88/02
Abstract: 본 개시는 무선통신을 수행하는 통신모듈, 상기 통신모듈을 제어하여 액티브 스캔과 패시브 스캔 중 어느 하나를 선택적으로 수행하는 제어모듈을 제공하고, 다른 실시 예로도 적용이 가능하다.
Abstract translation: 本发明涉及一种保护隐私的电子设备及其方法。 根据本发明的实施例，电子设备包括：执行无线通信的通信模块和控制通信模块并选择性地执行主动扫描或被动扫描的控制模块。 还有其他可能的实施例。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.028 seconds)
