公开(公告)号：KR1020020029990A

公开(公告)日：2002-04-22

申请号：KR1020000060679

申请日：2000-10-16

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  권용안

IPC: H01L23/043

CPC classification number: H01L23/49811 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor package including a substrate having a mounting lead is provided to prevent a contact defect or connection defect of a solder ball in a process for forming the solder ball, by including a semiconductor chip, the substrate on which the semiconductor chip is mounted and the mounting lead formed on the lower surface of the substrate. CONSTITUTION: Bonding pads(212) are formed in the semiconductor chip(210). The semiconductor chip is mounted on a chip mounting unit. Electrode pads(252) corresponding to the bonding pads are formed on the upper surface(253) of the substrate(250). Electrode terminals(254) disposed in the outside are formed on the lower surface(255) of the substrate, corresponding to the electrode pads. A connection unit electrically connects the bonding pads with the electrode pads, respectively. Encapsulant(240) encapsulates the semiconductor chip, the connection unit and a part of the upper surface of the substrate including the electrode pad. The mounting leads(220) protrude from the outside of the substrate along the lower surface of the substrate, and one side of the mounting leads is electrically connected to the electrode terminal. The mounting leads are used as external connection terminals.

Abstract translation: 目的：提供包括具有安装引线的基板的半导体封装，以通过包括半导体芯片，其上安装有半导体芯片的基板来防止在形成焊球的过程中焊球的接触缺陷或连接缺陷 并且安装引线形成在基板的下表面上。 构成：在半导体芯片（210）中形成接合焊盘（212）。 半导体芯片安装在芯片安装单元上。 对应于接合焊盘的电极焊盘（252）形成在衬底（250）的上表面（253）上。 设置在外部的电极端子（254）形成在与电极焊盘相对应的基板的下表面（255）上。 连接单元分别将接合焊盘与电极焊盘电连接。 封装剂（240）封装半导体芯片，连接单元和包括电极焊盘的基板的上表面的一部分。 安装引线（220）沿着基板的下表面从基板的外部突出，并且安装引线的一侧电连接到电极端子。 安装引线用作外部连接端子。

公开(公告)号：KR1020010027267A

公开(公告)日：2001-04-06

申请号：KR1019990038944

申请日：1999-09-13

Applicant: 삼성전자주식회사

Inventor： 유연상 ,  권용안 ,  성시찬

IPC: H01L23/495

CPC classification number: H01L2224/48247

Abstract: PURPOSE: A lead frame capable of preventing a tilt of a die pad is provided. CONSTITUTION: The lead frame(100) includes the die pad(116) having a flat surface on which a semiconductor chip is mounted, a plurality of tie bars(115a-115d) integrally extended from corners of the die pad(116) and joined to a guide rail(111), and a plurality of leads(113) spaced apart from the die pad(116) and radially extended to the guide rail(111). Each of the tie bars(115a-115d) is downwardly bent near the die pad(116) to lowering the die pad(116). In particular, the lead frame(100) further includes supporting leads(116a,116b,116c) extended to the die pad(116) from parts of the leads(113) to support the die pad(116) together with the tie bars(115-115d). The supporting leads(116a,116b,116c) may be connected to parts of the tie bars(115a-115c) by connecting members(117).

Abstract translation: 目的：提供能够防止芯片焊盘倾斜的引线框架。 引线框架（100）包括具有安装有半导体芯片的平坦表面的管芯焊盘（116），从管芯焊盘（116）的角部整体延伸的多个连接条（115a-115d），并连接 导轨（111）和与模座（116）间隔开并且径向延伸到导轨（111）的多个引线（113）。 每个连接杆（115a-115d）在管芯焊盘（116）附近向下弯曲，以降低管芯焊盘（116）。 特别地，引线框架（100）还包括从引线（113）的一部分延伸到管芯焊盘（116）的支撑引线（116a，116b，116c），以与连接杆（112）一起支撑管芯焊盘 115-115d）。 支撑引线（116a，116b，116c）可以通过连接构件（117）连接到连接杆（115a-115c）的一部分。

公开(公告)号：KR1020010019685A

公开(公告)日：2001-03-15

申请号：KR1019990036234

申请日：1999-08-30

Applicant: 삼성전자주식회사

Inventor： 김재홍 ,  권용안 ,  성시찬

IPC: H01L23/10

Abstract: PURPOSE: A multi-chip package is provided to prevent a metal wire from being changed in the multi-chip package, by using a TAB lead instead of the metal wire regarding at least one of stacked semiconductor chips. CONSTITUTION: The first semiconductor chip has the first active surface(122) and the first rear surface(123). The semiconductor chip has the second active surface(132) and the second rear surface(133), located on the first semiconductor chip. At least the second semiconductor chip is adhered to a lead frame(117) which electrically connects the first and second semiconductor chips with an external apparatus. A TAB lead(142) is adhered to the first active surface of the first semiconductor chip, electrically connecting the first semiconductor and the lead frame. A unit for connection electrically connects the second semiconductor chip with the lead frame.

Abstract translation: 目的：通过使用TAB引线代替与堆叠的半导体芯片中的至少一个相关的金属线，提供了多芯片封装以防止多芯片封装中的金属线变化。 构成：第一半导体芯片具有第一有源表面（122）和第一后表面（123）。 半导体芯片具有位于第一半导体芯片上的第二有源表面（132）和第二后表面（133）。 至少第二半导体芯片粘附到引线框架（117），引线框架（117）将第一和第二半导体芯片与外部设备电连接。 TAB引线（142）粘附到第一半导体芯片的第一有源表面，电连接第一半导体和引线框架。 用于连接的单元将第二半导体芯片与引线框架电连接。

公开(公告)号：KR1019990056995A

公开(公告)日：1999-07-15

申请号：KR1019970077031

申请日：1997-12-29

Applicant: 삼성전자주식회사

Inventor： 이재성 ,  권용안 ,  염근대 ,  최완균

IPC: H01L23/48

Abstract: 본 발명은 반도체 칩 패키지용 리드 프레임에 관한 것으로, 반도체 칩이 실장되는 영역으로서 네 방향으로 뻗은 바 패드를 갖는 다이 패드와, 각각의 바 패드와 연결되어 방사형으로 뻗어 있는 타이 바와, 바 패드의 말단과 타이바 사이에 소정의 간격을 두고 복수의 돌출부를 갖는 반도체 칩 패키지용 리드 프레임을 제공한다. 특히, 본 발명에 따른 리드 프레임은 수분을 흡수하는 인자인 다이 패드의 영역이 최소화 되며, 기판 실장시 다이 패드 밑면에 발생하는 응력이 다이 패드를 이루는 각각의 바 패드에 분산되어 패키지 크랙과 같은 불량을 억제할 수 있다. 그리고, 다이 패드에 실장된 반도체 칩과, 반도체 칩의 외측에 위치하는 돌출부의 상호 위치 관계를 확인하여 반도체 칩의 정렬 상태를 확인하는 것을 특징으로 한다.

公开(公告)号：KR1019990039504A

公开(公告)日：1999-06-05

申请号：KR1019970059628

申请日：1997-11-13

Applicant: 삼성전자주식회사

Inventor： 권진오 ,  권용안

IPC: H01L23/48

Abstract: 표면실장형 패키지의 아웃터 리드를 저온에서 용융되는 고전도성 플라스틱에 의하여 인쇄회로기판(PCB)에 실장함으로써 표면실장형 패키지에 발생하는 열응력을 최소화시키는 표면실장형 패키지의 실장방법이 개시되고 있다.
본 발명에 의하면 인쇄회로 기판상에 반도체 패키지를 표면실장하는 방법에 있어서, 인쇄회로 기판상에 반도체 패키지의 리드의 패턴에 대응하여 전도성 플라스틱을 도팅하는 도팅 단계와, 도팅된 전도성 플라스틱에 상기 반도체 패키지를 위치시키는 얼라인먼트 단계와, 반도체 패키지가 전도성 플라스틱에 올려진 상태로 전도성 플라스틱을 용융시켜 인쇄회로기판에 반도체 패키지를 융착 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1019990017672A

公开(公告)日：1999-03-15

申请号：KR1019970040669

申请日：1997-08-25

Applicant: 삼성전자주식회사

Inventor： 김대영 ,  권용안 ,  채수태

IPC: H01L23/00

Abstract: 본 발명은 집적회로가 형성된 웨이퍼를 스크라이빙(scribing)하는 웨이퍼 소잉(wafer sawing) 단계와 웨이퍼로부터 반도체 칩을 분리시키는 칩 분리 단계를 포함하는 반도체 칩 패키지 제조 공정에 있어서, 웨이퍼 소잉 단계전에 웨이퍼의 집적회로가 형성된 면에 보호 테이프를 부착시키는 테이프 부착 단계가 실시되고, 소잉 단계 후에 자외선을 조사하여 보호 테이프를 분리시키는 단계가 실시되는 것을 특징으로 하는 반도체 칩 패키지 제조 방법을 제공함으로써, 공정의 진행도중 소잉 공정에서 발생되는 부스러기로 인한 불량을 발생을 미연에 방지하여 생산성을 향상시킬 수 있으며, 특히 전하 결합 소자의 제조에 있어서 칩 이미지 영역에 부스러기가 부착되어 발생될 수 있는 칩 불량을 방지하는 효과가 있다.

公开(公告)号：KR100148079B1

公开(公告)日：1998-08-01

申请号：KR1019950022124

申请日：1995-07-25

Applicant: 삼성전자주식회사

Inventor： 계동완 ,  권용안 ,  이재원

IPC: H01L23/544

Abstract: 본 발명은 반도체 칩 패키지의 마킹(marking)불량을 제거하기 위한 장치 및 방법에 관한 것으로, 더욱 상세하게는 화학 제거재를 이용하여 종래의 마킹 제거기와 반도체 칩 패키지의 표면이 기계적 접촉되는 것을 방지하여, 그 기계적 접촉으로 인한 정전기의 발생을 미연에 방지하여 제품으로서의 신뢰성을 개선하는 동시에 대량으로 마킹 불량된 반도체 칩 패키지를 처리할 수 있는 효과가 있다.

公开(公告)号：KR1019970077462A

公开(公告)日：1997-12-12

申请号：KR1019960017777

申请日：1996-05-23

Applicant: 삼성전자주식회사

Inventor： 유연상 ,  계동완 ,  권용안 ,  김희석

IPC: H01L21/68

Abstract: 본 발명은 반도체 패키지의 이송 및 보관에 사용되는 튜브 캐리어(Tube Carrier)의 외부면에 한개 이상의 돌출턱 및 삽재홈을 형성하여 적층이 가능하도록 한 튜브 캐리어에 관한 것으로서, 상기 삽재홈 및 돌출턱에 의해 한 개 이상의 튜브 캐리어가 적층될 수 있기 때문에, 패키지가 수납된 튜브 캐리어에 외부로부터 충격이 가해지더라도 그 충격에 잘 견디고, 패키지 및 튜브 캐리어의 요동을 최소화하며, 불완전한 로딩/언로딩으로 인한 패키지 및 튜브 캐리어의 이탈을 방지하고, 패키지의 리드 불량을 방지하여, 공정 작업성 향상 및 장비 가동률 향상을 도모할 수 있는 이점(利點)이 있다.