公开(公告)号：KR100771868B1

公开(公告)日：2007-11-01

申请号：KR1020060019343

申请日：2006-02-28

Applicant: 삼성전자주식회사

Inventor： 김재관 ,  최주선

IPC: H03K19/0175

CPC classification number: H03K19/0005 ,  H04L25/0278 ,  H04L25/0288

Abstract: 입력신호 및 출력신호를 이용하여 임피던스 매칭(Impedance Matching) 및 프리 엠퍼시스(Pre-Emphasis)를 동시에 수행하며, 소비되는 전력 및 면적이 작고 출력 임피던스를 가변시킬 수 있는 다이내믹(Dynamic) 출력 버퍼회로를 개시한다. 상기 다이내믹 출력버퍼회로는, 외부로 연결된 메탈 라인의 특성 임피던스와 출력 임피던스를 매칭 시키며, 적어도 1개의 입력신호에 대한 프리 엠퍼시스를 수행하며, 제어회로 및 출력회로를 구비한다. 제어회로는, 적어도 1개의 출력신호에 응답하여 상기 메탈 라인의 특성 임피던스와 상기 다이내믹 출력회로의 출력 임피던스를 매칭 시키는데 사용되며, 상기 적어도 1개의 입력신호에 응답하여 상기 적어도 1개의 입력신호에 대한 프리 엠퍼시스를 수행하는데 사용되는 복수 개의 레지스터 제어신호를 출력한다. 출력회로는, 상기 복수 개의 레지스터 제어신호에 응답하여 출력 임피던스의 조절 및 상기 적어도 1개의 입력신호에 프리 엠퍼시스를 수행하여 상기 적어도 1개의 출력신호를 출력한다.
임피던스 매칭, 프리 엠퍼시스, 다이내믹 ODT(On-Die Termination)

公开(公告)号：KR100498473B1

公开(公告)日：2005-07-01

申请号：KR1020030000639

申请日：2003-01-06

Applicant: 삼성전자주식회사

Inventor： 김재관 ,  최정환

IPC: G11C7/00

CPC classification number: G06F5/06

Abstract: 데이터 전송회로는 인에이블 신호에 응답하여 스트로브 신호 및 클락신호를 수신하고, 상기 스트로브신호의 상승에지에 응답하여 활성화되는 기입 제어신호를 발생하고, 상기 기입 제어신호가 활성화된 후의 상기 클락신호의 최초 상승에지 또는 최초 하강에지에 응답하여 활성화되는 독출 제어신호를 발생하는 제어신호 발생회로; 상기 기입 제어신호에 응답하여 활성화되고, 상기 스트로브 신호에 동기되어 내부 스테이트를 순차적으로 변화시키고, 순차적으로 변화되는 상기 내부 스테이트에 응답하여 입력 제어신호를 순차적으로 출력하는 기입 스테이트 머신; 상기 기입 스테이트 머신으로부터 순차적으로 출력되는 상기 입력 제어신호에 응답하여 직렬 데이터를 병렬 데이터로 변환하고, 래치하는 변환회로; 상기 독출 제어신호에 응답하여 활성화되고, 상기 클락신호에 동기되어 내부 스테이트를 순차적으로 변화시키고, 순차적으로 변화되는 상기 내부 스테이트에 응답하여 출력 제어신호를 순차적으로 출력하는 독출 스테이트 머신; 및 상기 독출 스테이트 머신으로부터 순차적으로 출력되는 상기 출력 제어신호에 응답하여 상기 변환회로에 래치된 상기 병렬 데이터를 상기 직렬 데이터와 동일한 순서로 출력하는 선택회로를 구비한다.

公开(公告)号：KR1020040063283A

公开(公告)日：2004-07-14

申请号：KR1020030000639

申请日：2003-01-06

Applicant: 삼성전자주식회사

Inventor： 김재관 ,  최정환

IPC: G11C7/00

CPC classification number: G06F5/06

Abstract: PURPOSE: A control signal generation circuit and a data transmission circuit comprising the same are provided to unnecessary latency generated between data input and data output. CONSTITUTION: According to the data transmission circuit(100), a control signal generation circuit(20) receives a strobe signal and a clock signal in response to an enable signal, and generates a write control signal enabled in response to a rising edge of the strobe signal, and generates a read control signal enabled in response to an initial rising edge or an initial falling edge of the clock signal after the write control signal is enabled. A write state machine(30) is enabled in response to the write control signal, and changes internal state in sequence by being synchronized to the strobe signal, and outputs an input control signal sequentially in response to the internal state. A converter circuit(40) converts serial data into parallel data in response to the input control signal being output from the write state machine. A read state machine(50) is enabled in response to the read control signal, and changes the internal state by being synchronized to the clock signal, and outputs an output control signal sequentially in response to the internal state. And a selection circuit(60) outputs the parallel data in response to the output control signal.

Abstract translation: 目的：提供一种控制信号发生电路和包括该电路的数据传输电路，用于在数据输入和数据输出之间产生的不必要的延迟。 构成：根据数据传输电路（100），控制信号发生电路（20）响应于使能信号接收选通信号和时钟信号，并产生响应于 选通信号，并且在写控制信号被使能之后响应于时钟信号的初始上升沿或初始下降沿产生读控制信号。 写入状态机（30）响应于写入控制信号被使能，并且通过与选通信号同步来顺序地改变内部状态，并响应于内部状态顺序地输出输入控制信号。 A转换器电路（40）响应于从写入状态机输出的输入控制信号将串行数据转换为并行数据。 读取状态机（50）响应于读取控制信号被使能，并且通过与时钟信号同步来改变内部状态，并响应于内部状态顺序地输出输出控制信号。 并且选择电路（60）响应于输出控制信号输出并行数据。