반도체 소자의 제조방법
    21.
    发明授权

    公开(公告)号:KR100211650B1

    公开(公告)日:1999-08-02

    申请号:KR1019960009290

    申请日:1996-03-29

    Inventor: 문홍배 이광호

    Abstract: 웨이퍼의 특정한 층에 더미(Dummy) 식각영역 패턴을 형성하여 플라즈마를 이용한 식각을 개선시키는 반도체 소자의 제조방법에 관한 것이다.
    본 발명은, 소자형성을 위하여 웨이퍼 상에 형성되는 특정 층을 플라즈마 식각을 이용하여 소정 패턴으로 형성시킬 때 상기 웨이퍼 상의 칩별 소자분리 영역에 전하를 펌핑시키는 더미(Dummy) 식각영역 패턴을 형성시켜 플라즈마 식각을 수행시킴을 특징으로 한다.
    따라서, 플라즈마를 이용한 식각공정시, 플라즈마의 불균형과 양전하 축적에 의해서 발생하는 식각불량, 문턱전압이동, 하부막질의 파괴가 방지되어 제조되는 반도체 소자의 불량을 방지하고 신뢰성을 극대화 할 수 있다는 효과가 있다.

    반도체소자의디펙트모니터링방법

    公开(公告)号:KR1019990026444A

    公开(公告)日:1999-04-15

    申请号:KR1019970048557

    申请日:1997-09-24

    Inventor: 장환석 문홍배

    Abstract: 본 발명은 반도체 웨이퍼와 같은 물질의 표면에 형성된 디펙트를 신뢰성있게 모니터링하는 방법을 개시한다. 본 발명에 의한 반도체소자의 디펙트 모니터링 방법은, 다층으로 이루어진 반도체소자의 각층에 형성된 디펙트를 모니터링하는 방법에 있어서, (a) 상기 반도체소자의 특정층의 소정영역에 의도적으로 디펙트(defect)를 형성하는 단계; 및 (b) 상기 디펙트를 검출할 수 있는 조건으로 디펙트 검출장비의 운전조건을 조정(set-up)한 후, 상기 반도체소자의 상기 특정층에 존재하는 디펙트를 모니터링하는 단계를 포함하는 것을 특징으로 한다. 위의 (a) 단계와 (b) 단계를 상기 다층 반도체소자의 각 층중 최소한 2층 이상에 대하여 반복하여 적용하면, 집적회로 칩(integrated circuit chip) 영역에 발생한 디펙트를 신뢰성있게 검출(detecting)할 수 있다.

    반도체장치의 패드(PAD)구조
    23.
    发明公开
    반도체장치의 패드(PAD)구조 无效
    焊盘(PAD)结构的半导体器件

    公开(公告)号:KR1019980036467A

    公开(公告)日:1998-08-05

    申请号:KR1019960055035

    申请日:1996-11-18

    Inventor: 문홍배 구본열

    Abstract: 본 발명에 따른 반도체장치의 패드구조는, 실리콘 기판 위에 복수의 물질막을 적층하고 가공하여 이루어지고, 외부 회로와 패드를 통해 연결되는 반도체장치에서 상기 패드의 하부에 위치하는 절연막들 가운데 상층으로부터 연속된 적어도 하나 이상의 절연막의 패드 하부영역이 배선용 도체재료로 이루어진 패드콘택으로 대체되어 상기 패드가 상기 패드콘택과 전기적으로 연결되도록 이루어지는 것을 특징으로 한다.
    따라서, 패드는 반도체장치를 형성하는 여러 막층에 걸치는 깊은 구조를 갖게 되므로 패드 금속이 깨어져 접속불량이 발생하고, 금속재료와 주변부 산화막의 접촉부위에 접촉이 나빠지거나, 패드가 접착된 와이어와 함께 들어올려지는 등의 문제의 발생을 억제하는 효과가 있다.

    반도체 장치의 제조 방법
    27.
    发明公开

    公开(公告)号:KR1019940016556A

    公开(公告)日:1994-07-23

    申请号:KR1019920023139

    申请日:1992-12-03

    Inventor: 문홍배

    Abstract: 본 발명은 반도체장치 중 박막 산화막의 제조방법에 관한 것으로, 반도체기판상에 박막 산화막을 형성하기 위한 제조방법에 있어서, 상기 반도체기판상에 반응기체로서 산소기체만을 흘려주어 박막 산화막을 형성하는 제 1 산화단계 및 상기 반도체기판과 박막 산화막 상에 산소 및 질소 기체를 흘려주어 상기 반도체기판과 박막 산화막의 계면에 질소를 트랩시키는 제 2 산화단계를 구비하는 것을 특징으로 한다.
    따라서 본 발명의 제조방법에 따라 형성된 반도체장치는 박막 산화막의 막질을 개선함으로써 수율 및 신뢰성을 향상시킬 수 있다.

Patent Agency Ranking