-
公开(公告)号：KR1020040049176A
公开(公告)日：2004-06-11
申请号：KR1020020077036
申请日：2002-12-05
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: PURPOSE: A semiconductor package capable of using an N.C(No Connection) pin and a PCB(Printed Circuit Board) are provided to be capable of restraining the process defect generated in a mounting process. CONSTITUTION: A PCB is provided with an insulation substrate(100) and a pad formed on the insulation substrate for being connected with leads(112) of a semiconductor package. At this time, the pad is made of a metal pattern. Preferably, an integration type pad(102) is used as the pad, wherein the integration type pad is connected with the leads. Preferably, a multilayer substrate is used as the PCB. Preferably, the semiconductor package is capable of carrying out a flash memory function.
Abstract translation: 目的：提供能够使用N.C（无连接）针和PCB（印刷电路板）的半导体封装，以能够限制在安装过程中产生的工艺缺陷。 构成：PCB设置有绝缘基板（100）和形成在绝缘基板上的用于与半导体封装的引线（112）连接的焊盘。 此时，垫由金属图案制成。 优选地，集成型焊盘（102）用作焊盘，其中集成型焊盘与引线连接。 优选地，使用多层基板作为PCB。 优选地，半导体封装能够执行闪存功能。
-
公开(公告)号：KR1020040046020A
公开(公告)日：2004-06-05
申请号：KR1020020073819
申请日：2002-11-26
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L2224/48091 , H01L2224/48247 , H01L2924/181 , H01L2924/00012 , H01L2924/00014
Abstract: PURPOSE: A stack type semiconductor package and a manufacturing method thereof are provided to be capable of easily stacking many kinds of semiconductor packages for improving the whole capacity and carrying out a complex function. CONSTITUTION: A stack type semiconductor package(10) is formed by stacking the second semiconductor package(200) on the first semiconductor package(100). The stack type semiconductor package further includes an upper and lower portion connecting frame(300). At this time, the upper and lower portion connecting frame has a plurality of conductive lines(330) formed at its lateral portion for being electrically connected with the first semiconductor package and a plurality of pads(350) formed at its upper portion for being electrically connected with the second semiconductor package.
Abstract translation: 目的：提供堆叠型半导体封装及其制造方法，能够容易地堆叠多种半导体封装，以提高整体容量并实现复杂的功能。 构成：通过将第二半导体封装（200）堆叠在第一半导体封装（100）上而形成堆叠型半导体封装（10）。 堆叠型半导体封装还包括上部和下部连接框架（300）。 此时，上部和下部连接框架具有在其横向部分处形成的多个导电线（330），用于与第一半导体封装电连接，并且在其上部形成多个用于电连接的焊盘（350） 与第二半导体封装相连。
-
公开(公告)号：KR1020020095497A
公开(公告)日：2002-12-27
申请号：KR1020010033439
申请日：2001-06-14
Applicant: 삼성전자주식회사
IPC: H05K3/40
Abstract: PURPOSE: A PCB and method for manufacturing the same is provided to reduce mis-matching during manufacturing by forming the via hole land and connection pad at the same position, while reducing weight and thickness of PCB. CONSTITUTION: A PCB(200) comprises a stacked body(110) formed by alternately stacking conductive layers(113) and insulating layers(115); a via hole(120) penetrating through the stacked body; a plating layer(230) formed on the conductive layer formed at the inner wall of the via hole and outer layer of the stacked body; a via hole land(270) formed on the plating layer in such a manner that the via hole land surrounds the via hole; a connection pad(250) formed on the via hole land; and a protective film(240) for encapsulating the via hole where the plating layer is formed, and which is formed at the outer layer of the stacked body in such a manner that the connection pad is exposed.
Abstract translation: 目的：提供一种PCB及其制造方法，通过在同一位置形成通孔焊盘和连接焊盘，同时减小PCB的重量和厚度，减少制造过程中的误匹配。 构成：PCB（200）包括通过交替堆叠导电层（113）和绝缘层（115）而形成的层叠体（110）。 穿过所述堆叠体的通孔（120）; 形成在形成在通孔的内壁和层叠体的外层的导电层上的镀层（230） 形成在所述镀层上的通孔焊盘（270），使得所述通孔焊盘围绕所述通孔; 形成在所述通孔焊盘上的连接焊盘（250） 以及用于封装形成有镀层的通孔的保护膜（240），其形成在层叠体的外层，从而露出连接垫。
-
公开(公告)号：KR1020010011120A
公开(公告)日：2001-02-15
申请号：KR1019990030347
申请日：1999-07-26
Applicant: 삼성전자주식회사
IPC: H01L23/34
CPC classification number: H01L2224/11 , H01L2924/00012
Abstract: PURPOSE: A method for manufacturing a module scale is to interconnect a module board and a chip scale package by using an interconnecting portion made of a dielectric adhesive. CONSTITUTION: A method for manufacturing a module scale comprises the steps of: forming a pad(112) for adhering a solder ball on a body(110) of a chip scale package using a die attaching process, a wire bonding process, and an encapsulating process; assembling and dividing the chip scale package having an exterior connecting terminal; forming an interconnecting portion(124) made of a dielectric adhesive on a metallic pad(122) of a module board(120) on which is mounted the chip scale package, the portion connected to an exterior connecting terminal of the chip scale package; and attaching the portion and the interconnecting portion. After the step of assembling and dividing the chip scale package, an electrical test on the chip scale package is performed. A thickness of the interconnecting portion is within a range of 0.1 to 1 millimeter. The pad for adhering the solder ball is connected to the metallic pad through the interconnecting portion.
Abstract translation: 目的：制造模块规模的方法是通过使用由介电粘合剂制成的互连部分来互连模块板和芯片尺寸封装。 构成：用于制造模块尺度的方法包括以下步骤：使用焊盘（112），用于使用管芯附接工艺，引线接合工艺和封装方法将焊球粘附在芯片尺寸封装的主体（110）上 处理; 组装和分割具有外部连接端子的芯片级封装; 在模块板（120）的金属垫（122）上形成由介电粘合剂制成的互连部分（124），其上安装有芯片级封装，该部分连接到芯片级封装的外部连接端子; 以及附接该部分和互连部分。 在组装和分割芯片级封装的步骤之后，进行芯片级封装的电测试。 互连部分的厚度在0.1至1毫米的范围内。 用于粘附焊球的焊盘通过互连部分连接到金属焊盘。
-
公开(公告)号：KR100241890B1
公开(公告)日：2000-03-02
申请号：KR1019970000479
申请日：1997-01-10
Applicant: 삼성전자주식회사
IPC: H04B7/005
Abstract: 가. 청구범위에 기재된 발명이 속하는 기술분야
디지털 통신 시스템
나. 발명이 해결하려고 하는 기술적 과제
수신 신호의 위상 검출 및 간섭을 제거한다.
다. 발명의 해결 방법의 요지
복조 회로에서 적응형 시간 영역 등화기가 4개의 한정 임펄스 응답 여파기로 구성되며, 상기 한정 임펄스 응답 여파기 중 두 개의 여파기는 실수 성분에 해당하는 동상 신호의 간섭을 제거하고, 상기 한정 임펄스 응답 여파기 중 다른 두 개의 여파기는 허수 성분에 해당되는 직교 위상 신호의 간섭을 제거한다.
라. 발명의 중요한 용도
A/D변환부에서 발생되는 양자화 오차를 줄이고, 신호의 복조를 용이한다.-
Patent Agency Ranking
公开(公告)号：KR1019980084088A
公开(公告)日：1998-12-05
申请号：KR1019970019716
申请日：1997-05-21
Applicant: 삼성전자주식회사
IPC: H01L23/50
Abstract: 본 발명은 트림/포밍 설비에 관한 것으로, 평판 플레이트상에 삽입홈을 형성하여 금형을 삽입홈에 삽입고정함으로써 펀칭부의 수직타발시 발생하는 미세한 진동에 의해 바텀 플레이트가 정위치를 이탈하는 것을 방지함으로써 바텀 플레이트의 정위치 이탈로 인해 금형이 마모되는 것을 제거하여 트림/포밍 공정의 효율을 향상시킬 수 있다.
-
公开(公告)号：KR1019980065462A
公开(公告)日：1998-10-15
申请号：KR1019970000479
申请日：1997-01-10
Applicant: 삼성전자주식회사
IPC: H04B7/005
Abstract: 가. 청구범위에 기재된 발명이 속하는 기술분야
디지털 통신 시스템
나. 발명이 해결하려고 하는 기술적 과제
수신 신호의 위상 검출 및 간섭을 제거한다.
다. 발명의 해결 방법의 요지
복조 회로에서 적응형 시간 영역 등화기가 4개의 한정 임펄스 응답 여파기로 구성되며, 상기 한정 임펄스 응답 여파기 중 두 개의 여파기는 실수 성분에 해당하는 동상 신호의 간섭을 제거하고, 상기 한정 임펄스 응답 여파기 중 다른 두 개의 여파기는 허수 성분에 해당되는 직교 위상 신호의 간섭을 제거한다.
라. 발명의 중요한 용도
A/D변환부에서 발생되는 양자화 오차를 줄이고, 신호의 복조를 용이한다.-
公开(公告)号：KR1019960043656A
公开(公告)日：1996-12-23
申请号：KR1019950011439
申请日：1995-05-10
Applicant: 삼성전자주식회사
IPC: H04L27/01
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
전송장치의 디지탈 필터
2. 발명이 해결하려고 하는 기술적 과제
전송장치에서 기본구조가 동일한 FIR 필터를 다양한 기능을 수행하는 필터들에 공통으로 사용함.
3. 발명의 해결 방법의 요지
동일한 구조를 갖는 다수개의 필터회로들의 출력단에 스위치수단들 및 지연기들을 연결하고, 상기 스위치수단들을 선택적으로 제어하여 해당하는 기능을 수행할 수 있는 신호의 통로를 형성하고, 상기 지연기들의 클럭 주파수를 변환하여 해당하는 기능의 신호 지연 주기를 설정함.
4. 발명의 중요한 용도
전송장치에서 신호의 전송 효율을 향상시키기 위하여 사용되는 많은 디지탈 필터들을 구현할 시 동일한 구조를 가지는 필터들을 각각의 기능회로 공통으로 사용하므로서 효율적으로 집적화한 필터회로를 구현함.-
29.发明公开볼그리드어레이 반도체 패키지에 사용되는 모듈 기판, 이를 가지는 반도체 장치 및 반도체 패키지 실장 방법 无效用于球网架半导体封装的模块板，具有模块板的半导体器件及其安装半导体封装件的方法
公开(公告)号：KR1020110110078A
公开(公告)日：2011-10-06
申请号：KR1020110083467
申请日：2011-08-22
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/11
Abstract: 외부의 기계적 데미지가 BGA를 가지는 반도체 패키지에 인가될 경우 BGA를 가지는 반도체 패키지 및 솔더 볼(solder ball)에 인가되는 힘(strength)을 분산시키기 위해서 BGA를 가지는 반도체 패키지의 주변부에 대응하는 모듈 기판 상의 소정 영역에 더미 솔더를 형성한다. 더미 솔더는 모듈 기판의 노멀 솔더 형성시에 함께 스크린 프린팅 공정을 통해서 형성된다. 더미 솔더는 BGA를 가지는 반도체 패키지와 소정 간극을 갖는다. 더미 솔더의 높이는 스크린 프린팅 공정시 스텐슬 오픈 사이즈, PSR 오픈 사이즈 및/또는 더미 패드의 사이즈를 제어하여 조절한다. BGA 반도체 패키지를 수동 소켓팅할 경우 BGA 반도체 패키지의 크랙 및/또는 솔더 결합부의 크랙 불량을 줄일 수 있다.
-
公开(公告)号：KR100833185B1
公开(公告)日：2008-05-28
申请号：KR1020060092453
申请日：2006-09-22
Applicant: 삼성전자주식회사
IPC: H05K7/20
CPC classification number: H01L23/4093 , H01L2924/0002 , H01L2924/00
Abstract: 히트싱크 및 이를 이용한 메모리 모듈을 제공한다. 본 발명은 제1 히트 스프레더, 제2 히트 스프레더, 제1 가이드핀, 제2 가이드핀, 체결 수단을 포함한다. 제1 히트 스프레더는 피냉각체의 표면에 배치된 제1 부품에 맞대어져서 제1 부품의 열을 방출한다. 제2 히트 스프레더는 피냉각체의 배면에 배치되고 제2 부품에 맞대어져서 제2 부품의 열을 방출한다. 제1 가이드핀은 제1 히트 스프레더의 양측 모서리의 제1 연장부에 위치하고 이에 대응하여 피냉각체에 설치된 삽입홀에 끼워져 고정된다. 제2 가이드핀은 제1 가이드핀과 대향하여 제2 히트 스프레더의 양측 모서리의 제2 연장부에 위치하고 이에 대응하여 피냉각체에 설치된 삽입홀에 끼워져 고정된다. 체결 수단은 제1 히트 스프레더 및 제2 히트 스프레더는 피냉각체에 밀착시켜 체결한다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.022 seconds)
