公开(公告)号：KR1020080062099A

公开(公告)日：2008-07-03

申请号：KR1020060137440

申请日：2006-12-29

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  심승환

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133

Abstract: A method for driving a display apparatus is provided to minimize the electrical damage and degradation of a switching unit by varying a driving sequence of first and second switching elements of the switching unit. In a (2k-1)-th frame, first and second switching elements(T1,T2) branched from a first source line are sequentially driven such that a data signal is outputted to the first source line during a first interval. In a 2k-th frame, the second and first switching elements are sequentially driven such that a data signal is outputted to the first source line during the first interval. In a (2k-1)-th frame, third and fourth switching elements(T3,T4) branched from a second source line are sequentially driven such that a data signal is outputted to the second source line during a second interval. In a 2k-th frame, the fourth and third switching elements are sequentially driven such that a data signal is outputted to the second source line during the second interval.

Abstract translation: 提供了一种用于驱动显示装置的方法，通过改变开关单元的第一和第二开关元件的驱动顺序来最小化开关单元的电损坏和劣化。 在第（2k-1）帧中，顺序地驱动从第一源极分支的第一和第二开关元件（T1，T2），使得在第一间隔期间将数据信号输出到第一源极线。 在第2k帧中，顺序地驱动第二和第一开关元件，使得在第一间隔期间将数据信号输出到第一源极线。 在第（2k-1）帧中，从第二源极线分支的第三和第四开关元件（T3，T4）被顺序驱动，使得在第二间隔期间将数据信号输出到第二源极线。 在第2k帧中，顺序地驱动第四和第三开关元件，使得在第二间隔期间将数据信号输出到第二源极线。

公开(公告)号：KR1020070042803A

公开(公告)日：2007-04-24

申请号：KR1020050098772

申请日：2005-10-19

Applicant: 삼성전자주식회사

Inventor： 이재복 ,  박종현 ,  김정윤 ,  정관욱

IPC: G09G3/36 ,  G02F1/133

CPC classification number: G09G3/3696 ,  G02F1/13318 ,  G02F1/133605 ,  G09G2320/0673 ,  G09G2360/144 ,  G09G2360/16

Abstract: 본 발명은 감마 기준 전압 회로 및 이를 구비한 액정 표시 장치에 관한 것으로서, 노이즈 마진을 확보한 광 센서 출력 신호에 따라, 반사 모드 또는 투과 모드 감마 전압을 선택할 수 있도록 하기 위하여, 화상을 디스플레이 하기 위한 LCD 패널과, 외부 광을 측정하기 위하여, LCD 패널에 내장된 박막 트랜지스터형 광 센서와, 광 센서의 출력 신호의 노이즈 마진을 확보하기 위한 노이즈 마진 제공부와, 노이즈 마진 제공부의 출력 신호에 따라 소정의 감마 기준 전압을 생성하기 위한 감마 기준 전압 생성부를 포함하며, 노이즈 마진 제공부는 LCD 패널상에 형성되는 액정 표시 장치가 제공된다.
액정 표시 장치, 광센서, 슈미트 트리거, 감마 기준 전압, 반사 모드, 투과 모드

公开(公告)号：KR1020070011761A

公开(公告)日：2007-01-25

申请号：KR1020050066304

申请日：2005-07-21

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L21/205

CPC classification number: C23C16/4405 ,  C23C16/509 ,  C23C16/513

Abstract: An apparatus for fabricating a semiconductor device is provided to embody the uniform characteristic of a threshold voltage of a TFT by minimizing the quantity of fluorine ions remaining in a vacuum chamber. A substrate(40) on which a deposition layer is to be formed is disposed in a vacuum chamber(10) in which plasma is generated. A source gas supplying pipe(70) supplies source gas of the deposition layer to the inside of the vacuum chamber. Cleaning gas including fluorine for cleaning the vacuum chamber is supplied to the inside of the vacuum chamber by a cleaning gas supplying pipe(72). A mixing unit(80) for mixing the source gas is installed in the source gas supplying pipe. The source gas and H2 gas are alternately supplied through the mixing unit and the source gas supplying pipe.

Abstract translation: 提供一种用于制造半导体器件的装置，通过使留在真空室中的氟离子的量最小化来体现TFT的阈值电压的均匀特性。 在其上形成有沉积层的基板（40）设置在其中产生等离子体的真空室（10）中。 源气体供给管（70）将沉积层的源气体供给到真空室的内部。 包括氟的清洁气体用于清洁真空室通过清洁气体供应管道（72）供应到真空室的内部。 用于混合源气体的混合单元（80）安装在源气体供给管中。 源气体和H2气体通过混合单元和源气体供给管交替地供给。

公开(公告)号：KR1020060028123A

公开(公告)日：2006-03-29

申请号：KR1020040077162

申请日：2004-09-24

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

CPC classification number: H01L29/42384 ,  H01L27/1214 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78675

Abstract: 본 발명은 박막트랜지스터 기판과 그 제조방법에 관한 것이다. 본 발명에 따른 박막트랜지스터 기판은, 기판소재와, 상기 기판소재 상에 형성되어 있으며 채널 영역, 소스 영역, 드레인 영역이 형성되어 있는 폴리 실리콘층과, 상기 소스영역과 상기 드레인 영역을 각각 노출시키는 소스 접촉구와 드레인 접촉구를 가지고 상기 폴리 실리콘층 상에 형성되어 있으며, 상기 채널 영역 상부에 위치하는 부분은 다른 부분에 비해 두께가 얇은 게이트 절연층과, 상기 채널 영역 상부의 상기 게이트 절연층 상에 형성되어 있는 게이트 전극과, 상기 소스 접촉구를 통해 상기 소스 영역과 연결되는 소스 전극과, 상기 드레인 접촉구를 통해 상기 드레인 영역과 연결되는 드레인 전극과, 상기 소스 전극 및 드레인 전극과 상기 게이트 전극 사이에 형성되어 있는 층간절연막을 포함하는 것을 특징으로 한다. 이에 의하여 박막트랜지스터의 성능을 향상시키면서도 게이트 절연층의 끊김과 GIDL전류의 발생을 감소시킬 수 있다.

公开(公告)号：KR1020060001268A

公开(公告)日：2006-01-06

申请号：KR1020040050356

申请日：2004-06-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H05B33/00 ,  H01L29/786

CPC classification number: H01L27/3244 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/3276

Abstract: 본 발명에 따른 표시 장치용 표시판은 절연 기판의 위에 형성되어 있으며 각각 채널 영역, 소스 영역 및 드레인 영역을 가지는 제1 및 제2 반도체층, 제1 및 제2 반도체층 위에 형성되어 있으며 산화 규소로 이루어지는 제1 게이트 절연막, 제1 게이트 절연막 위에 형성되어 있으며 질화 규소로 이루어지는 제2 게이트 절연막, 제2 게이트 절연막 위에 형성되며 제1 반도체층의 제1 채널부와 중첩하는 제1 게이트 전극을 가지는 게이트선, 제2 게이트 절연막 위에 형성되며 제2 반도체층의 제2 채널부와 중첩하는 제2 게이트 전극, 제1 반도체층의 소스 영역과 연결되어 있는 제1 소스 전극을 가지는 데이터선, 제1 반도체층의 드레인 영역과 연결되고 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 제2 반도체층의 소스 영역과 연결되어 있는 제2 소스 전극을 � �지는 전원 전압용 전극, 제2 반도체층의 드레인 영역과 연결되어 있는 제2 드레인 전극, 제2 드레인 전극과 연결되어 있으며, 게이트선과 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극을 포함한다.
다결정, EL, SPC

公开(公告)号：KR1020050104955A

公开(公告)日：2005-11-03

申请号：KR1020040030427

申请日：2004-04-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H05B33/08

CPC classification number: H01L27/1214 ,  G09G3/3233 ,  G09G2300/0842 ,  H01L27/3244 ,  H01L29/42384

Abstract: An organic light emitting diode (OLED) display device and a manufacturing method thereof to improve a luminous character are provided. The OLED display device includes a first transistor, a second transistor and an OLED. An image is displayed by applying a driving current to OLED through the first transistor and the second transistor. The thickness of the gate insulating layers of the first and the second transistor are different. The OLED is provided with the sufficient driving current to improve the luminous character without decreasing emissive area.

公开(公告)号：KR1020050077049A

公开(公告)日：2005-08-01

申请号：KR1020040004590

申请日：2004-01-26

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/78

CPC classification number: H01L27/1237 ,  H01L21/02068 ,  H01L21/02225 ,  H01L29/42312

Abstract: 본 발명은 고전압 박막 트랜지스터와 저전압 박막 트랜지스터를 동일 기판상에 형성하는 방법에 관한 것이다. 고전압 박막 트랜지스터 영역과 저전압 트랜지스터 영역 상에 게이트 절연막의 두께를 다르게 형성함으로써 동일 기판상에 고전압 박막 트랜지스터와 저전압 박막 트랜지스터를 형성할 수 있다. 또한, 저전압 박막 트랜지스터 영역에 형성된 절연막 두께를 기준으로 폴리실리콘 패턴내에 불순물을 주입함으로써 저전압 박막 트랜지스터의 소자 특성을 최적화하면서 동시에 고전압 박막 트랜지스터를 형성하거나, 폴리실리콘 패턴들 상에 형성된 절연막을 제거한 후 저에너지로 불순물을 주입하여 저전압 박막 트랜지스터와 고전압 박막 트랜지스터를 동시에 형성할 수 있다. 상기와 같은 박막 트랜시스터의 형성방법은 공정 단계 및 시간을 줄여 제품 원가를 낮출 수 있다.

公开(公告)号：KR1020040050243A

公开(公告)日：2004-06-16

申请号：KR1020020078015

申请日：2002-12-09

Applicant: 삼성전자주식회사

Inventor： 최필모 ,  이청 ,  김덕회 ,  정관욱

IPC: G02F1/136

Abstract: PURPOSE: An LCD(Liquid Crystal Display) and a manufacturing method thereof are provided to simplify a manufacturing process of a TFT(Thin Film Transistor) and shorten a manufacturing period of the TFT. CONSTITUTION: The LCD is comprised of the first substrate(100), the second substrate(120) and a liquid crystal(130). The first substrate(100) is also comprised of the first transparent substrate(111), a channel layer(112), the first insulation film(113), the first signal line(114), the second insulation film(115), the second signal line(116), the third signal line(117), a pixel electrode(118) and an etch stop film(119). The first insulation film(113) is formed on the first transparent substrate(111) for covering the channel layer(112). The first signal line(114) is formed on an upper portion of the first insulation film(113). The second insulation film(115) is formed on the first transparent substrate(111) for covering the first signal line(114). On an upper surface of the second insulation film(115), the second signal line(116) and the third signal line(117) are formed. A pixel electrode(118) is formed on an upper portion of the second insulation film(115) and connected with the third signal line(117). The etch stop film(119) covers all the second signal line(116).

Abstract translation: 目的：提供一种LCD（液晶显示器）及其制造方法，以简化TFT（薄膜晶体管）的制造工艺并缩短TFT的制造周期。 构成：LCD由第一基板（100），第二基板（120）和液晶（130）构成。 第一基板（100）还包括第一透明基板（111），沟道层（112），第一绝缘膜（113），第一信号线（114），第二绝缘膜（115）， 第二信号线（116），第三信号线（117），像素电极（118）和蚀刻停止膜（119）。 第一绝缘膜（113）形成在用于覆盖沟道层（112）的第一透明基板（111）上。 第一信号线（114）形成在第一绝缘膜（113）的上部。 第二绝缘膜（115）形成在第一透明基板（111）上，用于覆盖第一信号线（114）。 在第二绝缘膜（115）的上表面上，形成第二信号线（116）和第三信号线（117）。 像素电极（118）形成在第二绝缘膜（115）的上部并与第三信号线（117）连接。 蚀刻停止膜（119）覆盖所有第二信号线（116）。

公开(公告)号：KR1020040031138A

公开(公告)日：2004-04-13

申请号：KR1020020060501

申请日：2002-10-04

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  김덕회

IPC: G02F1/136

CPC classification number: G02F1/136 ,  G02F1/133345 ,  G02F1/1343 ,  G02F2001/13625 ,  G02F2201/123 ,  H01L27/1214

Abstract: PURPOSE: A TFT substrate and a method for fabricating the same are provided to prevent a gate insulating layer and a poly silicon layer from being heated by Joule heat of a channel area, by forming a heat emitting part on gate electrodes, thereby preventing the damage of the channel area. CONSTITUTION: A TFT substrate includes a shield layer(111) formed of SiO2 or SiNx on a transparent insulating substrate(110), a poly crystalline silicon layer(150) formed on the shield layer and having source/drain areas(153,155) and a channel area(154), and a gate insulating layer(601) is formed on the gate insulating film having first and second contact holes(161,162) for exposing the source/drain areas. Heat emitting holes(126) are formed to the first interlayer insulating film for exposing top parts of gate electrodes(123). The heat emitting holes are formed between the first and second contact holes with a predetermined distance. Heat emitting parts(127) are formed on the first interlayer insulating film to be connected to the gate electrodes via the heat emitting holes. The heat emitting parts emit heat generated in the channel area of the poly crystalline silicon layer to the outside.

Abstract translation: 目的：提供TFT基板及其制造方法，通过在栅电极上形成发热部，防止栅极绝缘层和多晶硅层被通道区域的焦耳热加热，从而防止损伤 的通道区域。 构造：TFT基板包括在透明绝缘基板（110）上由SiO 2或SiN x形成的屏蔽层（111），形成在屏蔽层上并具有源极/漏极区域（153,155）的多晶硅层（150） 沟道区域（154），并且在具有用于暴露源极/漏极区域的第一和第二接触孔（161,162）的栅极绝缘膜上形成栅极绝缘层（601）。 形成第一层间绝缘膜用于使栅电极（123）的顶部露出的散热孔（126）。 发热孔在第一和第二接触孔之间以预定距离形成。 在第一层间绝缘膜上形成发热部（127），经由发热孔与栅电极连接。 发热部将多晶硅层的沟道区域产生的热量向外部发射。

公开(公告)号：KR1020030033132A

公开(公告)日：2003-05-01

申请号：KR1020010063904

申请日：2001-10-17

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  최준후 ,  홍완식

IPC: H01L29/786

Abstract: PURPOSE: A polycrystalline silicon TFT(Thin Film Transistor) substrate and a manufacturing method thereof are provided to reduce the thickness of an interlayer dielectric while preventing parasitic capacitance from increasing by using a low dielectric constant CVD(Chemical Vapor Deposition) layer as the interlayer dielectric. CONSTITUTION: A polycrystalline silicon layer(200) is formed on a transparent insulation substrate(100). The polycrystalline silicon layer(200) is covered with a gate insulation layer(300). A gate electrode(410) is formed on the gate insulation layer(300). The gate electrode(410) is enclosed with a first interlayer dielectric(500). At this time, a low dielectric constant CVD layer is used as the first interlayer dielectric(500). The polycrystalline silicon layer(200) includes a doped region formed with a source and drain region(210,230), and an undoped channel region(220) located between the source and drain region(210,230).

Abstract translation: 目的：提供多晶硅TFT（薄膜晶体管）基板及其制造方法，以通过使用低介电常数CVD（化学气相沉积）层作为层间电介质来防止寄生电容增加，从而减小层间电介质的厚度 。 构成：在透明绝缘基板（100）上形成多晶硅层（200）。 多晶硅层（200）被栅极绝缘层（300）覆盖。 栅电极（410）形成在栅极绝缘层（300）上。 栅电极（410）由第一层间电介质（500）包围。 此时，使用低介电常数CVD层作为第一层间电介质（500）。 多晶硅层（200）包括形成有源极和漏极区域（210,230）的掺杂区域和位于源极和漏极区域（210,230）之间的未掺杂沟道区域（220）。