公开(公告)号：KR101054341B1

公开(公告)日：2011-08-04

申请号：KR1020040030427

申请日：2004-04-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H05B33/08

CPC classification number: H01L27/1214 ,  G09G3/3233 ,  G09G2300/0842 ,  H01L27/3244 ,  H01L29/42384

Abstract: 휘도 특성을 향상시킨 전기 발광 표시 장치 및 이의 제조 방법이 개시되어 있다. 전기 발광 표시 장치는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 유기 발광 소자를 포함하고 있으며, 제1 박막 트랜지스터와 제2 박막 트랜지스터를 통해 유기 발광 소자에 구동 전류를 인가하여 발생한 적색, 녹색, 및 청색 광에 의해 영상을 표시한다. 이 때, 제1 박막 트랜지스터와 제2 박막 트랜지스터의 게이트 절연막 두께를 다르게 함으로써, 개구율 감소 없이 충분한 구동 전류를 유기 발광 소자에 공급할 수 있으며, 휘도 특성을 향상시킬 수 있다.
전기 발광 표시 장치, 게이트 절연막

公开(公告)号：KR101016576B1

公开(公告)日：2011-02-22

申请号：KR1020030096581

申请日：2003-12-24

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 본 발명은, 비표시영역에 마련된 테스트블록을 갖는 TFT기판에 있어서, 상기 테스트블록은, 3개 이상의 프로우빙패드와; 상호 간격을 두고 배열된 다수의 실리콘활성층과, 상호 인접한 상기 실리콘활성층들을 상호 연결하는 다수의 데이터메탈을 포함한 콘택트체인과; 상기 데이터메탈들 중에서 3개 이상의 데이터메탈을 상기 각 프로우빙패드들과 연결하는 3개 이상의 패드메탈을 포함하는 것을 특징으로 한다. 이에 의하여, EDS(Electric Die Sorting)테스트를 위한 테스트블록의 배열구조를 개선하여 테스트에 걸리는 전체적인 시간을 줄일 수 있는 TFT기판을 제공할 수 있다.

公开(公告)号：KR100902076B1

公开(公告)日：2009-06-09

申请号：KR1020020060461

申请日：2002-10-04

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H05B33/00

Abstract: 유기 전계 발광 장치의 화소 회로 및 그 제조방법이 개시되어 있다. 투명기판 상에 형성된 게이트 전극 차광막 및 게이트 라인 차광막, 상기 게이트 전극 차광막 상의 게이트 전극 및 상기 게이트 라인 차광막과 차광막 접촉부에 의해 연결되는 게이트 라인을 포함한다. 기판 상에 외부로부터 입사되는 광을 차단하기 위한 차광막을 형성하고, 상기 차광막 패턴의 상부에 상기 차광막 패턴과 절연되도록 폴리실리콘 패턴을 형성한다. 상기 폴리실리콘 패턴과 절연되도록 게이트 전극을 형성하고, 상기 차광막과 전기적으로 연결되도록 게이트 라인을 형성한다. 이와 같이, 유기 전계 발광 장치를 이루고 있는 화소의 게이트 라인을 차광막과 도통시킴으로써, 여유분의 게이트 라인을 구비할 수 있다.

公开(公告)号：KR1020080061418A

公开(公告)日：2008-07-03

申请号：KR1020060135816

申请日：2006-12-28

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  나형돈 ,  태승규 ,  김현영 ,  김정윤

IPC: G02F1/1345

CPC classification number: G02F1/13452 ,  G02F1/13458 ,  G02F1/136286 ,  H05K3/32 ,  H05K2201/05

Abstract: A display substrate and a method for manufacturing a mother substrate for a display device are provided to minimize deterioration of adhesive property between a display substrate and an FPCB(Flexible Printed Circuit Board) by changing a design of an organic layer and improve reliability of a patterning process of a transparent electrode layer. A pad unit includes plural pads. The plural pads are electrically connected with a TFT(Thin Film Transistor) layer formed in a display area(DA) of a base substrate(110), and formed in a peripheral area(PA) of the display area. Connection lines(174) are prolonged from the pads to an end part of the base substrate. A first organic pattern(162) is patterned in correspondence with the connection lines and formed below the connection lines.

Abstract translation: 提供显示基板和用于显示装置的母基板的制造方法，以通过改变有机层的设计来最小化显示基板和FPCB（柔性印刷电路板）之间的粘合性能的劣化，并提高图案的可靠性 透明电极层的工艺。 垫单元包括多个垫。 多个焊盘与形成在基板（110）的显示区域（DA）中的TFT（薄膜晶体管）层电连接，形成在显示区域的周边区域（PA）中。 连接线（174）从衬垫延伸到基底衬底的端部。 第一有机图案（162）与连接线对应地构图并形成在连接线下方。

公开(公告)号：KR100796794B1

公开(公告)日：2008-01-22

申请号：KR1020010063904

申请日：2001-10-17

Applicant: 삼성전자주식회사

Inventor： 정관욱 ,  최준후 ,  홍완식

IPC: H01L29/786

Abstract: 투명한 절연 기판 위에 다결정 규소층이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에는 게이트 전극 및 유지 전극선이 다결정 규소층을 일정 길이로 가로지르고 있다. 게이트 전극 및 유지 전극선 위에는 저유전율 CVD막으로 이루어진 제1 층간 절연막이 형성되어 있고, 제1 층간 절연막 위에는 소스 영역 및 드레인 영역과 각각 연결되는 데이터선과 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 제1 층간 절연막 위에는 저유전율 CVD막으로 이루어진 제2 층간 절연막이 형성되어 있고, 제2 층간 절연막 위에는 드레인 전극과 연결되는 화소 전극이 형성되어 있다.
박막 트랜지스터 기판, 다결정 규소, 저유전율 CVD막, 층간 절연막, 제2 층간 절연막

公开(公告)号：KR100796754B1

公开(公告)日：2008-01-22

申请号：KR1020010050955

申请日：2001-08-23

Applicant: 삼성전자주식회사

Inventor： 최준후 ,  홍완식 ,  정관욱

IPC: H01L29/786

Abstract: 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 전극의 게이트 절연막 상부에는 반도체층이 형성되어 있으며, 반도체층의 상부에는 저항 접촉층이 형성되어 있다. 저항 접촉층 및 게이트 절연막 위에는 데이터 배선이 형성되어 있으며, 화소의 게이트 절연막 상부에는 데이터 배선의 드레인 전극과 연결되어 있는 하부 전극, N형의 불순물을 포함하는 비정질 규소층과 불순물을 포함하지 않은 비정질 규소층과 P형의 불순물을 포함하는 비정질 규소층으로 이루어진 광 도전체층 및 투명한 도전 물질로 이루어진 상부 전극을 포함하는 PIN 광 다이오드가 형성되어 있다. 데이터 배선, 이들이 가리지 않는 반도체층 및 상부 전극의 상부에는 4,0 이하의 낮은 유전율을 가지는 화학 기상 증착막이 형성되어 있으며, 화학 기상 증착막은 데이터선 및 상부 전극을 각각 드러내는 접촉 구멍을 가진다. 이때, 화학 기상 증착막을 형성하기 전에 질화 규소와 같은 절연 물질로 이루어진 절연막을 추가로 형성할 수도 있다. 화학 기상 증착막의 상부에는 접촉 구멍을 통하여 상부 전극과 연결되어 있는 바이어스 배선과 다른 접촉 구멍을 통하여 데이터선과 연결되어 있으며 데이터선과 중첩되어 있는 보조 데이터선이 형성되어 있다.
X-ray, 광도전체, PIN, 누설전류, SiOC

公开(公告)号：KR1020060060795A

公开(公告)日：2006-06-05

申请号：KR1020040099296

申请日：2004-11-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/1368

CPC classification number: H01L29/66757 ,  G02F1/1368 ,  H01L21/02579 ,  H01L21/02667 ,  H01L29/78621 ,  H01L29/78675

Abstract: 폴리-실리콘 박막 트랜지스터 및 디스플레이 픽셀의 제조 방법에 있어서, 박막 트랜지스터의 폴리-실리콘 채널층은 5족 불순물을 포함하는 비정질 실리콘막을 형성한 후 형성된다. 이후 게이트 절연막 및 게이트 전극은 폴리-실리콘 채널층 상에 순차적으로 형성된다. 이어서 소스-드레인 영역은 게이트 전극에 노출되는 폴리-실리콘 채널층에 불술물을 이온주입하여 형성되고, 층간절연층은 소스-드레인 영역을 각각 노출시키는 콘택홀을 포함한다. 이어서, 소스 전극 및 드레인 전극은 상기 콘택홀을 매개로하여 소스-드레인 영역과 전기적으로 연결되도록 형성된다. 이러한 방법으로 형성되는 폴리-실리콘 박막 트랜지스터를 누설전류를 방지함으로서 전류특성 차이에 의한 디스플레이 픽셀의 특성 저하를 방지하는 효과를 갖는다.

公开(公告)号：KR1020050070484A

公开(公告)日：2005-07-07

申请号：KR1020030100066

申请日：2003-12-30

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

CPC classification number: G02F1/1368 ,  G02F1/136227 ,  H01L27/1214 ,  H01L27/1274 ,  H01L29/786

Abstract: 절연 기판, 절연 기판 위에 형성되어 있으며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제1 반도체층, 제1 반도체층의 소스 영역 및 드레인 영역의 일부와 중첩하며 절연 기판 위에 형성되어 있는 제2 반도체층, 제1 및 제2 반도체층 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되며 있으며 채널 영역과 일부분 중첩하는 게이트 전극을 포함하는 게이트선, 게이트선 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되어 있으며, 제1 층간 절연막 및 게이트 절연막을 관통하고 있는 제1 접촉구 및 제2 접촉구를 통하여 제2 반도체층과 각각 연결되어 있는 소스 전극 및 드레인 전극을 포함하고, 제1 반도체층은 소정 농도의 게르마늄을 함유하는 다결정 규소로 형성되어 있는 박막 트랜지스터 표시판.

公开(公告)号：KR1020050064965A

公开(公告)日：2005-06-29

申请号：KR1020030096581

申请日：2003-12-24

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: H01L29/786

Abstract: 본 발명은, 비표시영역에 마련된 테스트블록을 갖는 TFT기판에 있어서, 상기 테스트블록은, 3개 이상의 프로우빙패드와; 상호 간격을 두고 배열된 다수의 실리콘활성층과, 상호 인접한 상기 실리콘활성층들을 상호 연결하는 다수의 데이터메탈을 포함한 콘택트체인과; 상기 데이터메탈들 중에서 3개 이상의 데이터메탈을 상기 각 프로우빙패드들과 연결하는 3개 이상의 패드메탈을 포함하는 것을 특징으로 한다. 이에 의하여, EDS(Electric Die Sorting)테스트를 위한 테스트블록의 배열구조를 개선하여 테스트에 걸리는 전체적인 시간을 줄일 수 있는 TFT기판을 제공할 수 있다.

公开(公告)号：KR1020040106759A

公开(公告)日：2004-12-18

申请号：KR1020030037596

申请日：2003-06-11

Applicant: 삼성전자주식회사

Inventor： 정관욱

IPC: G02F1/136

Abstract: PURPOSE: A thin film transistor display plate and a method for manufacturing the same are provided to minimize the effect of the protrusion by placing the lightly doped region below the gate electrode although the protrusion is placed at the lightly doped region. CONSTITUTION: A thin film transistor display plate includes a transparent insulation substrate(110), a blocking layer(111), a source region(153), a drain region(155), a channel layer(154) and a poly-crystal silicon layer(150). The blocking layer is formed on the transparent insulation substrate. The poly-crystal silicon layer is formed on the blocking layer, wherein the poly-crystal silicon layer is provided with the blocking layer, the source region, the drain region and the channel layer. The gate insulation layer is formed on the substrate including the poly-crystal silicon layer. The gate line is formed on the gate insulation layer and the portion of the gate line is elongated in such a way that the channel region of the poly-crystal silicon layer is overlapped with the lightly doped region.

Abstract translation: 目的：提供一种薄膜晶体管显示板及其制造方法，以尽可能将突起放置在轻掺杂区域，以将掺杂区域放置在栅电极下方来最小化突起的影响。 构成：薄膜晶体管显示板包括透明绝缘基板（110），阻挡层（111），源极区（153），漏极区（155），沟道层（154）和多晶硅 层（150）。 阻挡层形成在透明绝缘基板上。 在阻挡层上形成多晶硅层，其中多晶硅层设置有阻挡层，源极区，漏极区和沟道层。 在包括多晶硅层的基板上形成栅极绝缘层。 栅极线形成在栅极绝缘层上，并且栅极线的部分被拉长，使得多晶硅层的沟道区域与轻掺杂区域重叠。