公开(公告)号：KR1020060120373A

公开(公告)日：2006-11-27

申请号：KR1020050042184

申请日：2005-05-19

Applicant: 삼성전자주식회사

Inventor： 성기범 ,  조태희 ,  왕종민 ,  오진경 ,  정일용 ,  김수군

IPC: G02F1/13357

CPC classification number: G09G3/342 ,  G02F1/133603 ,  G02F2001/133628 ,  G09G2310/024

Abstract: A backlight unit and an LCD adopting the same are provided to prevent the leakage of light into an adjacent division region when light sources are sequentially lighted, by installing the light sources on a wall surface of each barrier, which forms plural division regions. A backlight unit has a plurality of division regions defined by barriers(10). Light sources(11) are positioned on one wall surface(10a) of each of the barriers. A heat radiating device is positioned on the other wall surface(10b) of each of the barriers. Each of the division regions is configured to bi-divide the reflection of light and the radiation of heat. The heat radiating device includes heat radiating fins(15). An LED(Light Emitting Diode) or an OLED(Organic Light Emitting Diode) is used for each of the light sources.

Abstract translation: 提供一种背光单元和采用该背光单元的LCD，以防止当光源被顺序点亮时将光泄漏到相邻分割区域，通过将光源安装在形成多个划分区域的每个屏障的壁表面上。 背光单元具有由屏障（10）限定的多个划分区域。 光源（11）位于每个屏障的一个壁表面（10a）上。 散热装置位于每个屏障的另一个壁表面（10b）上。 每个分割区域被配置为将光的反射和热的辐射双分割。 散热装置包括散热片（15）。 LED（发光二极管）或OLED（有机发光二极管）用于每个光源。

公开(公告)号：KR1020060116549A

公开(公告)日：2006-11-15

申请号：KR1020050039002

申请日：2005-05-10

Applicant: 삼성전자주식회사

Inventor： 성기범 ,  조태희 ,  왕종민 ,  오진경 ,  정일용 ,  김수군

IPC: G02F1/13357

CPC classification number: G02F1/133603 ,  G02F2001/133607

Abstract: A backlight unit and an LCD adopting the same are provided to remove the interference of light occurring in division regions of the backlight unit, thereby effectively suppressing motion blur defect on a screen. A plurality of light sources(11) are disposed on a base substrate(10), wherein the light sources are arranged to constitute a plurality of light source lines. A diffusion plate(20) is positioned above the plurality of light sources, and diffuses an incident light. At least one partition wall(30) is disposed between the base substrate and the diffusion plate to define a plurality of division regions, and stands on the base substrate between neighboring light source lines. The partition wall reflects the light emitted from the light sources. A portion of an end of the partition wall is inserted into the diffusion plate.

Abstract translation: 提供背光单元和采用该背光单元的LCD以消除在背光单元的分割区域中发生的光的干扰，从而有效地抑制屏幕上的运动模糊缺陷。 多个光源（11）设置在基底（10）上，其中光源被布置成构成多个光源线。 扩散板（20）位于多个光源的上方，并且扩散入射光。 至少一个分隔壁（30）设置在基底基板和扩散板之间以限定多个划分区域，并且在邻近的光源线之间的基底基板上站立。 分隔壁反射从光源发出的光。 分隔壁的端部的一部分插入到扩散板中。

公开(公告)号：KR1020060105892A

公开(公告)日：2006-10-12

申请号：KR1020050027419

申请日：2005-03-31

Applicant: 삼성전자주식회사

Inventor： 고윤경 ,  전휴명 ,  윤여일 ,  조태희 ,  강대철 ,  최중천

IPC: H01Q5/35 ,  H01Q1/24 ,  H01Q1/08 ,  H01Q5/00

CPC classification number: H01Q1/244 ,  H01Q5/35 ,  H01Q1/085 ,  H01Q1/24 ,  H01Q5/00

Abstract: Disclosed is a combined DMB and mobile communication antenna apparatus for a mobile communication terminal. The antenna apparatus includes one whip antenna for receiving both signals in a DMB frequency band and in a mobile communication frequency band, a first contact coupled to the whip antenna to receive the signal in the mobile communication frequency band from the whip antenna, and a second contact located under the first contact within a terminal main body and coming in contact with the whip antenna at a lower end of the whip antenna to receive the signal in the DMB frequency band when the whip antenna is drawn out.

公开(公告)号：KR1020060065227A

公开(公告)日：2006-06-14

申请号：KR1020040104021

申请日：2004-12-10

Applicant: 삼성전자주식회사

Inventor： 조태희 ,  김성진

IPC: H01L21/28

CPC classification number: H01L27/10888 ,  H01L21/32139 ,  H01L21/76805 ,  H01L27/10885

Abstract: 본 발명의 반도체소자는, 제1 절연막을 관통하여 반도체기판의 액티브영역에 직접 연결되는 직접컨택과, 직접컨택 및 제1 절연막 위에서 중앙에 개구부를 갖는 비트라인도전막패드 및 비트라인캡핑층이 순차적으로 적층되어 형성되는 비트라인스택과, 비트라인스택 위에 배치되는 제2 절연막과, 그리고 제2 절연막 및 비트라인캡핑층을 관통하여 비트라인도전막패드의 상부 일부표면에 직접 연결되는 동시에 비트라인도전막패드를 관통하는 개구부를 통해 직접컨택과 직접 연결되는 금속컨택을 구비한다.

公开(公告)号：KR1020060021059A

公开(公告)日：2006-03-07

申请号：KR1020040069874

申请日：2004-09-02

Applicant: 삼성전자주식회사

Inventor： 이주현 ,  조태희

IPC: H01L21/28

CPC classification number: H01L21/823475 ,  H01L21/31111 ,  H01L21/76897 ,  H01L27/10885

Abstract: 반도체 소자의 컨택홀 형성 방법이 제공된다. 반도체 소자의 컨택홀 형성 방법은, 기판 위에 형성된 에스에이씨(SAC : self-align contact) 패드층 상에 제 1 절연층을 형성하는 단계, 제 1 절연층 상에 식각 저지층을 형성하는 단계, 식각 저지층 상에 제 2 절연층 및 비엘(BL : bit line) 패턴층을 순차적으로 형성하는 단계, 식각 저지층을 종료점으로 하여 건식식각함으로써 컨택홀을 부분 형성하는 단계 및 부분 형성된 컨택홀을 습식식각함으로써 SAC 패드층을 노출시켜 컨택홀을 완성하는 단계를 포함한다.
디램(DRAM), 컨택홀, BC(buried contact), BL(bit line), 저항, 미스얼라인 마진(misalign margin)

公开(公告)号：KR1020050043420A

公开(公告)日：2005-05-11

申请号：KR1020030078322

申请日：2003-11-06

Applicant: 삼성전자주식회사

Inventor： 왕종민 ,  조태희 ,  오진경 ,  박상무 ,  김창주 ,  현순영 ,  후르니치케이치 ,  김유진 ,  김주영

IPC: G02F1/1335

CPC classification number: H04N9/3114 ,  G02F1/1393 ,  G02F2001/13355 ,  G02F2001/133567 ,  G02F2001/133622 ,  G02F2202/40 ,  G02F2203/02 ,  G02F2203/64 ,  H04N9/3167

Abstract: 응답 속도가 향상된 수직 배향 구조를 가지는 반사형 액정표시소자 및 이를 이용한 프로젝터가 개시되어 있다.
개시된 반사형 액정표시소자는 반사 전극을 가지는 제1기판과; 투명 전극을 가지는 제2기판과; 제1기판과 제2기판 각각에 상호 대향되게 마련된 제1 및 제2배향막과; 제1배향막과 제2배향막 사이에 개재되는 것으로, 제1배향막과 제2배향막 사이에 소정 셀 갭 d가 유지되도록 하는 스페이서와; 내부 공간에 주입되는 수직 배향 액정;을 포함하며, 셀 갭 d는 1.0 [㎛] 이하이고, 액정의 유전율 이방성 Δε은 음의 값을 가지며, 액정의 굴절률 이방성 Δn은 0.14 이상인 것을 특징으로 한다.
또한, 개시된 프로젝터는 광원과; 색분리 유니트와; 색분리 유니트에서 분리되어 순차로 입사되는 각 칼라의 입사광을 선택적으로 반사시켜 화상을 형성하는 반사형 액정표시소자와; 광원과 반사형 액정표시소자 사이의 광경로 상에 배치되어, 광원 쪽에서 입사된 광이 반사형 액정표시소자를 경유하여 스크린 쪽으로 향하도록 광로를 변환하는 광로변환 유니트와; 투사렌즈 유니트;를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100476888B1

公开(公告)日：2005-03-17

申请号：KR1020020018448

申请日：2002-04-04

Applicant: 삼성전자주식회사

Inventor： 조태희 ,  이영택

IPC: G11C16/06

CPC classification number: G11C7/04 ,  G11C8/08 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/06 ,  G11C16/3459

Abstract: 본 발명은 복수개의 데이타를 저장하는 메모리셀들을 가진 반도체메모리장치에 관한 것으로서, 상기 메모리셀들에 연결된 복수개의 워드라인들 및 비트라인들과, 상기 메모리셀의 상태를 읽어내기 위하여 상기 선택된 워드라인에 온도에 따라 연동하는 전압을 공급하는 회로와, 상기 메모리셀의 상태를 읽어내기 위하여 상기 비선택된 워드라인들에 소정의 전압을 공급하는 회로를 구비한다. 상기 온도에 따라 연동하는 전압을 공급하는 회로가 온도에 따라 저항이 달라지는 반도체소자를 가진다. 본 발명에 의하면, 온도변화에 따라 데이타상태에 따른 드레쉬홀드전압 산포들이 이동하더라도 신뢰성있는 프로그램검증 및 읽기동작을 수행할 수 있다.

公开(公告)号：KR1020030006519A

公开(公告)日：2003-01-23

申请号：KR1020010042319

申请日：2001-07-13

Applicant: 삼성전자주식회사

Inventor： 조태희 ,  임영호

IPC: G11C16/26

CPC classification number: G11C7/106 ,  G11C7/1051 ,  G11C7/12 ,  G11C16/26 ,  G11C2207/2245

Abstract: PURPOSE: A non-volatile semiconductor memory device having time-division sense function and read method thereof is provided to be capable of preventing a read error due to capacitive coupling between adjacent sense nodes. CONSTITUTION: A page buffer(PB1) is connected to the first group of bit lines(BL1,BL2), and comprises seven NMOS transistors(M1_O-M5_O,M7_O,M8_O), a PMOS transistor(M6_O), and two inverters(INV1_O,INV2_O). As a precharge part, the PMOS transistor(M6_O) is connected between a power supply voltage(Vcc) and a sense node(SO1), and is controlled by a precharge control signal(nSOSHLD_O). A page buffer(PB1) is connected to the second group of bit lines(BL3, BL4), and comprises seven NMOS transistors(M1_E-M5_E,M7_E,M8_E), a PMOS transistor(M6_E), and two inverters(INV1_E,INV2_E). As a precharge part, the PMOS transistor(M6_E) is connected between a power supply voltage(Vcc) and a sense node(SO2), and is controlled by a precharge control signal(nSOSHLD_E). A voltage of even-numbered or odd-numbered one of the sense nodes(SO1,SO2) of the page buffers(PB1,PB2) is varied according to a cell state during the first sense period, while a voltage of odd-numbered or even-numbered one of the sense nodes(SO1,SO2) of the page buffers(PB1,PB2) is fixed to a voltage during the first sense period. A voltage of odd-numbered or even-numbered one of the sense nodes(SO1,SO2) of the page buffers(PB1,PB2) is varied according to a cell state during the second sense period, while a voltage of even-numbered or odd-numbered one of the sense nodes(SO1,SO2) of the page buffers(PB1,PB2) is fixed to a voltage during the first sense period, while.

Abstract translation: 目的：提供一种具有时分感应功能及其读取方法的非易失性半导体存储器件，以便能够防止相邻感测节点之间的电容耦合引起的读取错误。 构成：页面缓冲器（PB1）连接到第一组位线（BL1，BL2），并且包括七个NMOS晶体管（M1_O-M5_O，M7_O，M8_O），PMOS晶体管（M6_O）和两个反相器（INV1_O ，INV2_O）。 作为预充电部分，PMOS晶体管（M6_O）连接在电源电压（Vcc）和感测节点（SO1）之间，并由预充电控制信号（nSOSHLD_O）控制。 页面缓冲器（PB1）连接到第二组位线（BL3，BL4），并且包括七个NMOS晶体管（M1_E-M5_E，M7_E，M8_E），PMOS晶体管（M6_E）和两个反相器（INV1_E，INV2_E ）。 作为预充电部分，PMOS晶体管（M6_E）连接在电源电压（Vcc）和感测节点（SO2）之间，并由预充电控制信号（nSOSHLD_E）控制。 页缓冲器（PB1，PB2）的感测节点（SO1，SO2）中的偶数或奇数编号的电压根据第一感测周期期间的单元状态而变化，而奇数或 页缓冲器（PB1，PB2）的感测节点（SO1，SO2）中的偶数编号一个固定在第一感测周期期间的电压。 页缓冲器（PB1，PB2）的感测节点（SO1，SO2）中的奇数或偶数编号的电压根据第二感测周期期间的单元状态而变化，而偶数或 而页缓冲器（PB1，PB2）的感测节点（SO1，SO2）中的奇数号码固定在第一感测周期期间的电压。

公开(公告)号：KR1020020094356A

公开(公告)日：2002-12-18

申请号：KR1020010032468

申请日：2001-06-11

Applicant: 삼성전자주식회사

Inventor： 조태희 ,  이영택

IPC: G11C16/02

CPC classification number: G11C16/08

Abstract: PURPOSE: A non-volatile semiconductor memory device is provided to assign freely a logical address of a spare memory array in front and in the rear of a main memory array by using an external command or an option signal. CONSTITUTION: A memory cell array is formed with a main memory array(10) and a spare memory array(20). An X decoder(2) is used for selecting word lines connected with NAND cell strings. A plurality of sense and latch portions(4,6) connected bit lines to sense and store input/output data of memory cell transistors. A plurality of column selectors(7,8) are connected with the sense and latch portions(4,6). A column decoder(30) is connected with the column selectors(7,8) to apply a column decoding signal. An address buffer(70) stores and buffers an external address. An address counter(100) receives the address of the address buffer(70) and outputs a column address counting signal to the column decoder(30). A clock generator(90) generates a clock according to the external address. A final Y address detector(40) detects a final column address and outputs a page end signal. A reset controller(75) resets the address counter(100) according to the page end signal. A gating portion(60) is used for gating a spare start read signal and a spare only read signal. A final point migration circuit(50) generates a final point signal to the final Y address detector(40). A spare to main controller(80) applies a spare to main signal to the reset controller(75).

Abstract translation: 目的：提供一种非易失性半导体存储器件，通过使用外部命令或选项信号自由地分配主存储器阵列的前面和后面的备用存储器阵列的逻辑地址。 构成：存储单元阵列形成有主存储器阵列（10）和备用存储器阵列（20）。 X解码器（2）用于选择与NAND单元串连接的字线。 连接位线的多个感测和锁存部分（4,6）以感测和存储存储单元晶体管的输入/输出数据。 多个列选择器（7,8）与感测和闩锁部分（4,6）连接。 列解码器（30）与列选择器（7,8）连接以应用列解码信号。 地址缓冲器（70）存储和缓冲外部地址。 地址计数器（100）接收地址缓冲器（70）的地址，并向列解码器（30）输出列地址计数信号。 时钟发生器（90）根据外部地址生成时钟。 最终的Y地址检测器（40）检测最后的列地址并输出页面结束信号。 复位控制器（75）根据页面结束信号复位地址计数器（100）。 选通部分（60）用于选通备用启动读取信号和仅备用读取信号。 最终点迁移电路（50）产生到最终Y地址检测器（40）的最终点信号。 主控制器（80）的备用件将主信号的​​备用应用于复位控制器（75）。

公开(公告)号：KR101099969B1

公开(公告)日：2011-12-28

申请号：KR1020050027419

申请日：2005-03-31

Applicant: 삼성전자주식회사

Inventor： 고윤경 ,  전휴명 ,  윤여일 ,  조태희 ,  강대철 ,  최중천

IPC: H01Q5/35 ,  H01Q1/24 ,  H01Q1/08 ,  H01Q5/00

CPC classification number: H01Q1/244 ,  H01Q5/35

Abstract: 본 발명은 이동통신 단말기에서의 디지털 멀티미디어 방송 겸용 안테나 장치에 있어서, 상기 이동통신 단말기의 본체 내부로부터 외부로 인출된 상태에서, 디지털 멀티미디어 방송 대역과 이동통신 대역의 신호를 모두 수신하고, 상기 이동통신 단말기 본체 내부로 삽입된 상태에서 이동통신 대역의 신호를 수신하는 하나의 휩 안테나와, 상기 휩 안테나가 인출된 상태 및 삽입된 상태에서, 상기 휩 안테나와 간접적으로 커플링되어 상기 휩 안테나로부터 이동통신 신호를 수신하는 제1접촉면과, 상기 이동통신 단말기 본체 내부에서 제1접촉면의 하부에 설치되며 휩 안테나가 인출될 때에 휩 안테나의 하단에서 휩 안테나와 직접 접촉하여 디지털 멀티미디어 방송 대역의 신호를 수신하는 제2접촉면을 구비한다.
DMB, 안테나, 겸용