公开(公告)号：KR101092699B1

公开(公告)日：2011-12-09

申请号：KR1020100042733

申请日：2010-05-07

Applicant: 서울대학교산학협력단

Inventor： 정덕균 ,  이상윤 ,  최우석 ,  임동혁

IPC: H03K19/0948 ,  H03F3/70 ,  H03F3/45

CPC classification number: H03F3/70 ,  H03F3/45179 ,  H03F2203/45512

Abstract: 본발명은캐스코드연결된한 쌍의 PMOS 트랜지스터의각각의게이트사이와, 캐스코드연결된한 쌍의 NMOS 트랜지스터의각각의게이트사이에부트스트랩캐패시터를설치하고, 데이터샘플링단계(Φ)에서는전류기근을통해 PMOS 트랜지스터와 NMOS 트랜지스터를모두약반전동작시켜부트스트랩캐패시터에입력전압(V)과기준전압(V, V) 사이의전위차에대응된전하를저장하였다가, 전하전달단계(Φ)에서는입력전압이극성에따라 NMOS 트랜지스터쌍 또는 PMOS 트랜지스터쌍 중어느한 쌍을강반전으로구동하고다른한 쌍은컷오프동작하도록하여넓은대역폭을확보하도록하고, 전하전달후 정상상태단계(Φ)에서는 PMOS 트랜지스터와 NMOS 트랜지스터를모두약반전회귀시켜높은이득과함께전력소모를방지하는방식을제공한다.