公开(公告)号：KR1020160033626A

公开(公告)日：2016-03-28

申请号：KR1020150131460

申请日：2015-09-17

Applicant: 소이텍

Inventor： 사다카마리암 ,  응우옌비치-옌 ,  라두이오누트

IPC: H01L29/78 ,  H01L21/265

CPC classification number: H01L27/1203 ,  H01L21/26513 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/845 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/1211 ,  H01L29/16 ,  H01L29/161 ,  H01L29/7847

Abstract: 반도체구조를제조하는방법은, 변형된반도체층의제 1 영역을비정질로하지않고, 변형된반도체층의제 2 영역에서결정성반도체재료의부분을비정질로하기위해다층기판상에변형된반도체층의제 2 영역에이온을주입하는것을포함한다. 비정질영역은재결정화되고, 원소는변형된반도체층의제 2 영역의부분에서확산된원소의농도를농축하고, 변형된반도체층의제 1 영역의변형상태에대해그 안의변형상태를변경하기위해반도체층 내에서확산된다. 반도체층의제 1 영역의부분을각각포함하는제 1의복수의트랜지스터채널구조가형성되고, 반도체층의제 2 영역의부분을각각포함하는제 2의복수의트랜지스터채널구조가형성된다.

Abstract translation: 用于制造半导体结构的方法包括将离子注入到多层基板上的应变半导体层的第二区域中，以使应变半导体层的第二区域中的部分晶体半导体材料非晶化，而不会使应变半导体的第一区域非晶化 层。 非晶区域再结晶，并且元素在半导体层内扩散以富集在应变半导体层的第二区域的一部分中的扩散元素的浓度，并且相对于第一区域的第一区域的应变状态改变其中的应变状态 应变半导体层。 多个第一晶体管沟道结构分别包括半导体层的第一区域的一部分。 多个第二晶体管沟道结构分别包括半导体层的第二区域的一部分。

公开(公告)号：KR101401584B1

公开(公告)日：2014-06-02

申请号：KR1020120078214

申请日：2012-07-18

Applicant: 소이텍

Inventor： 사다카마리암

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L2224/11

Abstract: 제 1 반도체 구조를 제 2 반도체 구조에 직접 접합하는 방법들은 제 1 반도체 구조의 적어도 하나의 소자 구조를 제 2 반도체 구조의 적어도 하나의 소자 구조에 도전성 재료-대-도전성 재료 직접 접합 공정으로 직접 접합하는 단계를 포함한다. 몇몇 실시예들에 있어서, 제 1 반도체 구조의 적어도 하나의 소자 구조는 접합 공정 전에 제 1 반도체 구조 위에서 인접한 유전체 재료를 넘어 어떤 거리를 돌출하게 할 수 있다. 몇몇 실시예들에 있어서, 소자 구조들 중 하나 이상은 기초 구조로부터 연장하는 복수의 일체의 돌출부들을 구비할 수 있다. 접합 반도체 구조들은 이와 같은 방법들을 이용하여 제조된다.

公开(公告)号：KR101398084B1

公开(公告)日：2014-05-23

申请号：KR1020127021182

申请日：2011-01-04

Applicant: 소이텍

Inventor： 사다카마리암 ,  이오누트라두

IPC: H01L21/98 ,  H01L23/00

CPC classification number: H01L25/50 ,  H01L21/31053 ,  H01L23/3178 ,  H01L24/05 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/0391 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05657 ,  H01L2224/05676 ,  H01L2224/05681 ,  H01L2224/05686 ,  H01L2224/08146 ,  H01L2224/80894 ,  H01L2224/83894 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01057 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 본 발명은 반도체 구조를 제조하는, 특히 가공 반도체 구조 및 다수의 접합된 반도체 층들을 포함하는 접합 반도체 구조를 달성하기 위해 개선된 평탄도를 갖는 반도체 구조를 형성하는 방법들 및 구조들을 제공한다. 반도체 구조들을 형성하는 방법들은 가공 반도체 구조의 비평탄면 위에 유전체 층을 형성하고, 가공 반도체 구조의 반대쪽의 유전체 층의 측면 상의 유전체 층의 표면을 평탄화하는 단계, 및 반도체 구조를 유전체 층의 평탄화된 표면에 부착하는 단계를 구비한다. 반도체 구조들은 가공 반도체 구조의 비평탄면을 덮어씌우는 유전체 층, 및 가공 반도체 구조의 반대쪽의 유전체 층의 측면 상의 유전체 층을 덮어씌우는 마스킹 층을 구비한다. 마스킹 층은 가공 반도체 구조의 비평탄면의 도전 영역들 위의 복수의 마스크 개구들을 구비한다.

公开(公告)号：KR101342681B1

公开(公告)日：2014-01-10

申请号：KR1020110129058

申请日：2011-12-05

Applicant: 소이텍

Inventor： 사다카마리암

IPC: H01L21/20

CPC classification number: H01L24/80 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L25/50 ,  H01L2224/0346 ,  H01L2224/03602 ,  H01L2224/0361 ,  H01L2224/05006 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05541 ,  H01L2224/05547 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/05657 ,  H01L2224/05684 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/08501 ,  H01L2224/0903 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/8383 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2924/01014 ,  H01L2924/049 ,  H01L2924/01015 ,  H01L2924/206 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 본 발명의 구현예는 반도체 구조를 함께 직접 결합시키는 방법을 포함한다. 일부 구현예에서, 캡 층은 반도체 구조의 직접 결합된 금속성 사이의 인터페이스에 제공될 수 있다. 일부 구현예에서, 불순물은 반도체 구조의 직접 결합된 금속성 내에 제공된다. 결합된 반도체 구조는 이러한 방법을 사용하여 형성된다.

公开(公告)号：KR1020130018719A

公开(公告)日：2013-02-25

申请号：KR1020127025324

申请日：2011-02-22

Applicant: 소이텍

Inventor： 마쭈레카를로스 ,  응우옌비취-옌 ,  사다카마리암

IPC: H01L21/822 ,  H01L23/00 ,  H01L21/18 ,  H01L27/06 ,  H01L21/02

CPC classification number: H01L27/0688 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/187 ,  H01L21/8221 ,  H01L2924/00011 ,  H01L24/94 ,  H01L24/95 ,  H01L2224/80001

Abstract: 반도체 구조들을 형성하는 방법들은 도너(donor) 구조의 일부분(116a)을 적어도 하나의 비평면 표면을 구비하는 가공된 반도체 구조(102)로 이송시키는 것을 포함한다. 비정질 필름(144)은 상기 본딩된 반도체 구조의 적어도 하나의 비평면 표면 위로 형성될 수 있고, 상기 비정질 필름은 하나 이상의 평탄화된 표면들을 형성하기 위하여 평탄화될 수 있다. 반도체 구조들은 적어도 하나의 비평면 표면 및 적어도 하나의 비평면 표면 위로 배치된 비정질 필름을 갖는 본딩된 반도체 구조를 포함한다. 상기 본딩된 반도체 구조는 가공된 반도체 구조 및 상기 가공된 반도체 구조의 비평면 표면에 부착된 단결정 도너 구조의 일부분을 포함할 수 있다.

公开(公告)号：KR1020120112091A

公开(公告)日：2012-10-11

申请号：KR1020120030634

申请日：2012-03-26

Applicant: 소이텍

Inventor： 사다카마리암

IPC: H01L23/12 ,  H01L21/50

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method for forming a bonded semiconductor structure and a semiconductor structure formed thereby are provided to improve electrical performance and reduce power consumption by reducing a device footprint area. CONSTITUTION: A first semiconductor structure(100) has an active surface(102) and a rear surface(104). The active surface is located on a first lateral surface of the first semiconductor structure. The rear surface is located on a second lateral surface of the first semiconductor structure. The first semiconductor structure includes one or more device structures(108) formed within a substrate(106). The substrate includes a semiconductor material of one or more epitaxial layers.

Abstract translation: 目的：提供一种用于形成键合的半导体结构和由此形成的半导体结构的方法，以通过减少器件占用面积来改善电性能并降低功耗。 构成：第一半导体结构（100）具有活性表面（102）和后表面（104）。 活性表面位于第一半导体结构的第一侧表面上。 后表面位于第一半导体结构的第二侧表面上。 第一半导体结构包括形成在衬底（106）内的一个或多个器件结构（108）。 衬底包括一个或多个外延层的半导体材料。

公开(公告)号：KR1020120067936A

公开(公告)日：2012-06-26

申请号：KR1020110129058

申请日：2011-12-05

Applicant: 소이텍

Inventor： 사다카마리암

IPC: H01L21/20

CPC classification number: H01L24/80 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L25/50 ,  H01L2224/0346 ,  H01L2224/03602 ,  H01L2224/0361 ,  H01L2224/05006 ,  H01L2224/05026 ,  H01L2224/05147 ,  H01L2224/05541 ,  H01L2224/05547 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05647 ,  H01L2224/05657 ,  H01L2224/05684 ,  H01L2224/05686 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/08501 ,  H01L2224/0903 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/8383 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00012 ,  H01L2924/01014 ,  H01L2924/049 ,  H01L2924/01015 ,  H01L2924/206 ,  H01L2224/05552 ,  H01L2924/00

Abstract: PURPOSE: A method for directly combining semiconductor structures and a combined semiconductor structure formed using the same are provided to improve lifetime by including a cap layer between a bonding pad and dielectric material. CONSTITUTION: A cap layer is formed at the surface of first metal property on a first semiconductor structure(100). The first metal property includes copper. The cap layer includes metal and silicon. The surface of the cap layer defines a first bonding surface of the first metal property. A second bonding surface of second metal property on a second semiconductor structure(200) is directly combined with the first bonding surface of the first metal property.

Abstract translation: 目的：提供一种用于直接组合半导体结构的方法和使用其形成的组合半导体结构，以通过在焊盘和电介质材料之间包括覆盖层来改善寿命。 构成：在第一半导体结构（100）上的第一金属特性的表面处形成盖层。 第一个金属属性包括铜。 盖层包括金属和硅。 盖层的表面限定第一金属性质的第一粘合表面。 在第二半导体结构（200）上的第二金属性质的第二接合表面与第一金属特性的第一接合表面直接结合。

公开(公告)号：KR1020120010120A

公开(公告)日：2012-02-02

申请号：KR1020110058448

申请日：2011-06-16

Applicant: 소이텍

Inventor： 사다카마리암 ,  라두이오누트

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/20 ,  H01L23/48

CPC classification number: H01L2224/16145 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L29/06 ,  H01L21/02293 ,  H01L21/2011 ,  H01L21/2015 ,  H01L21/2022 ,  H01L29/66287 ,  H01L29/66712 ,  H01L29/7802 ,  H01L2924/00

Abstract: PURPOSE: Provisional semiconductor structure bonding methods and semiconductor structures which are bonded are provided to directly bond a provisional semiconductor structure without using adhesive materials. CONSTITUTION: A processed semiconductor structure(100) comprises an active surface(104) and an opposite back side(108). The active surface comprises the exposed surface of a device section(102) of the processed semiconductor structure. The device section comprises a device structure(110). The device structure comprises a semiconductor and/or conductor elements which are included in a dielectric material(114). The opposite back side comprises the exposed surface of a substrate(106).

Abstract translation: 目的：提供临时半导体结构的接合方法和半导体结构，以便不使用粘合剂材料直接接合临时半导体结构。 构造：经处理的半导体结构（100）包括有源表面（104）和相对的后侧（108）。 活性表面包括经处理的半导体结构的器件部分（102）的暴露表面。 装置部分包括装置结构（110）。 器件结构包括包含在电介质材料（114）中的半导体和/或导体元件。 相反的背面包括基底（106）的暴露表面。