中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

28 records (took 0.026 seconds)

    본딩된 반도체 구조체들을 형성하는 방법들, 및 상기 방법들에 의하여 형성된 반도체 구조체들
    2.
    发明公开
    본딩된 반도체 구조체들을 형성하는 방법들, 및 상기 방법들에 의하여 형성된 반도체 구조체들 有权
    形成结合半导体结构的方法和通过这些方法形成的半导体结构

    公开(公告)号：KR1020120007960A

    公开(公告)日：2012-01-25

    申请号：KR1020110060306

    申请日：2011-06-21

    Applicant: 소이텍

    Inventor： 사다카마리암 ,  라두요누츠

    IPC: H01L21/336 ,  H01L29/78 ,  H01L23/12

    CPC classification number: H01L29/10 ,  H01L23/12 ,  H01L29/0843 ,  H01L29/66712

    Abstract: PURPOSE: Methods for forming bonded semiconductor structures and semiconductor structures formed thereby are provided to permanently bond a semiconductor structure to a processed semiconductor structure by boding a dielectric material in a substrate of the processed semiconductor structure. CONSTITUTION: A first semiconductor structure is temporarily bonded to a second semiconductor structure. A substrate of the first semiconductor structure becomes compact by eliminating a substrate material from a rear surface of the first semiconductor structure. The rear surface of the first semiconductor structure, which subsequently becomes thinner, is permanently bonded to the surface of a third semiconductor structure(170). The second semiconductor structure is separated from the first semiconductor structure.

    Abstract translation: 目的：形成键合的半导体结构和由此形成的半导体结构的方法被提供以通过在处理后的半导体结构的衬底中掺杂电介质材料将半导体结构永久地结合到处理的半导体结构。 构成：第一半导体结构临时结合到第二半导体结构。 通过从第一半导体结构的后表面去除衬底材料，第一半导体结构的衬底变得紧凑。 随后变得更薄的第一半导体结构的后表面永久地结合到第三半导体结构（170）的表面。 第二半导体结构与第一半导体结构分离。

    본딩된 반도체 구조들 및 이를 형성하는 방법
    3.
    发明授权
    본딩된 반도체 구조들 및 이를 형성하는 방법 有权
    键合半导体结构及其形成方法

    公开(公告)号：KR101807777B1

    公开(公告)日：2017-12-11

    申请号：KR1020127025324

    申请日：2011-02-22

    Applicant: 소이텍

    Inventor： 마쭈레카를로스 ,  응우옌비취-옌 ,  사다카마리암

    IPC: H01L21/822 ,  H01L23/00 ,  H01L21/18 ,  H01L27/06 ,  H01L21/02

    CPC classification number: H01L27/0688 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02667 ,  H01L21/187 ,  H01L21/8221 ,  H01L2924/00011 ,  H01L2224/80001

    Abstract: 반도체구조들을형성하는방법들은도너(donor) 구조의일부분(116a)을적어도하나의비평면표면을구비하는가공된반도체구조(102)로이송시키는것을포함한다. 비정질필름(144)은상기본딩된반도체구조의적어도하나의비평면표면위로형성될수 있고, 상기비정질필름은하나이상의평탄화된표면들을형성하기위하여평탄화될수 있다. 반도체구조들은적어도하나의비평면표면및 적어도하나의비평면표면위로배치된비정질필름을갖는본딩된반도체구조를포함한다. 상기본딩된반도체구조는가공된반도체구조및 상기가공된반도체구조의비평면표면에부착된단결정도너구조의일부분을포함할수 있다.

    Abstract translation: 形成半导体结构的方法包括将施主结构的部分116a转移到具有至少一个非平面表面的经处理的半导体结构102。 非晶膜144可以形成在半导体结合结构的至少一个非平面表面上，并且非晶膜可以被平面化以形成一个或多个平面化表面。 半导体结构包括具有布置在至少一个非平面表面和至少一个非平面表面上的非晶体膜的键合半导体结构。 键合半导体结构可以包括处理的半导体结构和附接到处理的半导体结构的非平面表面的单晶施主结构的一部分。

    접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
    4.
    发明授权
    접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조 有权
    形成结合半导体结构的方法和通过这些方法形成的半导体结构

    公开(公告)号：KR101426362B1

    公开(公告)日：2014-08-05

    申请号：KR1020120030634

    申请日：2012-03-26

    Applicant: 소이텍

    Inventor： 사다카마리암

    IPC: H01L23/12 ,  H01L21/50

    CPC classification number: H01L2924/0002 ,  H01L2924/00

    Abstract: 접합 반도체 구조 형성 방법은, 적어도 하나의 소자 구조를 포함하는 제1 반도체 구조를 제공하는 단계; 약 400℃의 온도 또는 그 이하의 온도에서 제1 반도체 구조에 제2 반도체 구조를 접합하는 단계; 상기 제2 반도체 구조를 통하여 상기 제1 반도체 구조 내의 상기 적어도 하나의 소자 구조에까지, 적어도 하나의 스루 웨이퍼 인터커넥트를 형성하는 단계; 및 상기 제1 반도체 구조의 반대편에 있는 상기 제2 반도체 구조의 일 측면을 제3 반도체 구조에 접합하는 단계;를 포함한다. 추가적인 실시예들에서, 제1 반도체 구조가 제공된다. 제2 반도체 구조 내로 이온들이 주입된다. 제2 반도체 구조가 제1 반도체 구조에 접합된다. 제2 반도체 구조가 이온 주입 면을 따라 균열되고(fractured), 스루 웨이퍼 인터커넥트가 제1 및 제2 반도체 구조를 적어도 부분적으로 통하도록 형성되며, 제1 반도체 구조 반대편의 제2 반도체 구조의 일 측면 상에서, 제3 반도체 구조가 제2 반도체 구조에 접합된다. 이러한 방법들을 사용하여 접합 반도체 구조들이 형성된다.

    3D 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
    8.
    发明公开
    3D 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들 审中-实审
    在3D集成过程中传输材料层的方法及相关结构与设备

    公开(公告)号：KR1020140065435A

    公开(公告)日：2014-05-29

    申请号：KR1020147008836

    申请日：2012-08-13

    Applicant: 소이텍

    Inventor： 사다카마리암 ,  라두이오누트

    IPC: H01L21/762 ,  H01L21/265

    CPC classification number: H01L21/76254 ,  H01L27/0688

    Abstract: 제 1 도너 구조로부터 제 2 구조로 반도체 제료의 층을 이동시키는 방법은 내부에 주입된 이온들에 의해 규정되는 제 1 도너 구조 내에 대략 평면의 약화된 영역을 형성하는 단계를 구비한다. 주입된 이온들의 농도 및 주입된 이온들의 원소 조성 중 적어도 하나는 대략 평면의 약화된 영역의 횡방향에 걸쳐 변하도록 형성될 수 있다. 제 1 도너 구조는 제 2 구조에 본딩될 수 있고, 제 1 도너 구조는 대략 평면의 약화된 영역을 따라 분열되어, 제 2 구조에 본딩된 반도체 재료의 층을 남길 수 있다. 반도체 장치들은 반도체 재료의 이동된 층 위에 능동 소자 구조들을 형성하여 제조될 수 있다. 반도체 구조들은 기재된 방법들을 이용하여 제조된다.

    하이브리드 반도체 기판의 제조 방법
    10.
    发明公开
    하이브리드 반도체 기판의 제조 방법 有权
    混合半导体衬底的制造工艺

    公开(公告)号：KR1020100124202A

    公开(公告)日：2010-11-26

    申请号：KR1020100022903

    申请日：2010-03-15

    Applicant: 소이텍

    Inventor： 부르델콘스탄틴 ,  응웬비치-옌 ,  사다카마리암

    IPC: H01L27/12 ,  H01L21/20 ,  H01L21/18 ,  H01L21/8234 ,  H01L21/762 ,  H01L21/265

    CPC classification number: H01L21/2007 ,  H01L21/187 ,  H01L21/26513 ,  H01L21/823412 ,  H01L21/823481 ,  H01L27/1207 ,  H01L21/762

    Abstract: PURPOSE: A method for manufacturing a hybrid semiconductor is provided to reduce the number of manufacturing processes by requiring one additional mask for manufacturing transistor in a bulk-semiconductor region. CONSTITUTION: An SeOI region(13) includes an insulating layer(5) and an SeOI layer(7). The insulating layer is located on a base substrate(3). The SeOI layer is located on the insulating layer. The SeOI region and a bulk-semiconductor region(11) share the base substrate. A spacer is composed of a material which is different from a material for a mask layer(9). The thickness of the mask layer is at least 20nm.

    Abstract translation: 目的：提供一种用于制造混合半导体的方法，通过在体半导体区域中需要一个用于制造晶体管的附加掩模来减少制造工艺的数量。 构成：SeOI区域（13）包括绝缘层（5）和SeOI层（7）。 绝缘层位于基底（3）上。 SeOI层位于绝缘层上。 SeOI区域和体半导体区域（11）共享基底。 间隔物由与掩模层（9）的材料不同的材料构成。 掩模层的厚度至少为20nm。

Patent Agency Ranking