公开(公告)号：KR1020050053844A

公开(公告)日：2005-06-10

申请号：KR1020030087079

申请日：2003-12-03

Applicant: 전자부품연구원

Inventor： 홍대기 ,  조진웅 ,  강성진 ,  전선도 ,  이장연 ,  김용성

IPC: H04L27/22

CPC classification number: H04L27/2278

Abstract: 본 발명은 디지털 무선 통신에서 송수신 주파수 차이 및 채널상의 도플러 주파수에 의해 발생하는 주파수 옵셋과 무선 채널을 통과하면서 발생하는 위상 옵셋을 동시에 보간하여 추정하기 위한 방법에 관한 것이다.
본 발명의 무선 디지털 통신시스템에서 주파수 옵셋 및 위상의 동시 추정 방법은 수신 데이터 열을 얻기 위해 수신 신호를 주기적으로 샘플링하는 단계; 상기 샘플링된 신호의 주파수 스펙트럼의 주엽 샘플을 얻기 위한 소정의 주파수 상관값을 구하는 단계; 상기 샘플링된 신호의 위상 스펙트럼의 주엽 샘플을 얻기 위한 소정의 위상 상관값을 구하는 단계; 상기 주파수 상관값과 주파수 보간 방식을 이용하여 주파수 옵셋을 추정하는 단계 및 상기 추정된 주파수 옵셋과 상기 위상 상관값 및 위상 보간 방식을 이용하여 위상 옵셋을 추정하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 무선 디지털 통신시스템에서 주파수 옵셋 및 위상의 동시추정기법은 위성통신 시스템과 같은 버스트 모드 디지털 전송을 하는 시스템에서 주파수 및 위상 옵셋을 동시에 추정할 수 있으므로 실제적인 추정기의 구현시 하드웨어의 복잡도를 현저히 감소시킬 수 있는 효과가 있으며 또한 본 발명에서 제안된 보간 기법은 데이터 보조 추정 및 비보조 추정에 모두 사용될 수 있다는 장점이 있다.

公开(公告)号：KR1020040095843A

公开(公告)日：2004-11-16

申请号：KR1020030026835

申请日：2003-04-28

Applicant: 전자부품연구원

Inventor： 강성진 ,  조진웅 ,  박철희 ,  주민철 ,  홍대기 ,  서경학 ,  김명진

IPC: H04L27/34

Abstract: PURPOSE: A constant amplitude binary orthogonal modulator/demodulator is provided to reduce the power consumption of a communication system by performing a constant amplitude binary orthogonal modulation process for transmission data. CONSTITUTION: A serial/parallel converter(200) is used for converting serial data to a data bit, a group of data bits, and a plurality of groups of data bits according to a data rate control signal. A constant amplitude encoder(210) is used for generating parity bits of each group by combining the plural groups of data bits. An orthogonal code generator(220) is used for generating different groups of orthogonal codes. A plurality of binary orthogonal modulators(230,240,250,260) are used for selecting one orthogonal code from each group and performing a binary orthogonal modulation process. A parallel adder(270) is used for adding output signals of the plural binary orthogonal modulators in parallel.

Abstract translation: 目的：提供恒定幅度二进制正交调制器/解调器，通过对传输数据执行恒定幅度二进制正交调制处理，以减少通信系统的功耗。 构成：串行/并行转换器（200）用于根据数据速率控制信号将串行数据转换为数据位，一组数据位和多组数据位。 常数幅度编码器（210）用于通过组合多组数据位来产生每组的奇偶校验位。 正交码发生器（220）用于产生不同的正交码组。 多个二进制正交调制器（230,240,250,260）用于从每个组中选择一个正交码并执行二进制正交调制过程。 并行加法器（270）用于并行地添加多个二进制正交调制器的输出信号。

公开(公告)号：KR100453695B1

公开(公告)日：2004-10-20

申请号：KR1020020027936

申请日：2002-05-20

Applicant: 전자부품연구원

Inventor： 홍대기 ,  조진웅 ,  박철희 ,  주민철 ,  연규정 ,  이장연 ,  서경학

IPC: H04L27/26

Abstract: PURPOSE: A method for interpolating a frequency and a phase offset to improve resolution of DFT(Discrete Fourier Transform) and FFT(Fast Fourier Transform) is provided to improve the frequency of DFT algorithm and the phase resolution without increasing a DFT size by using an internally dividing point. CONSTITUTION: A sampling process is performed to sample received signals according to a predetermined period(101). The received data stream is converted to a frequency area to obtain a frequency spectrum(102). Two continuous samples having the maximum sum are selected from continuous samples of the frequency area(103). A fine frequency offset is estimated by using an internally dividing point of the selected samples(104). A total frequency offset is obtained by adding a coarse frequency offset to the estimated fine frequency offset(105).

Abstract translation: 目的：提供一种内插频率和相位偏移以提高DFT（离散傅立叶变换）和FFT（快速傅立叶变换）的分辨率的方法，以通过使用一种改进DFT算法的频率和相位分辨率而不增加DFT大小 内部划分点。 构成：执行采样过程以根据预定周期对接收到的信号进行采样（101）。 接收的数据流被转换为频率区域以获得频谱（102）。 从频率区域（103）的连续样本中选择具有最大和的两个连续样本。 通过使用所选样本的内部分割点来估计精确的频率偏移（104）。 通过将粗略频率偏移与估计的精细频率偏移相加（105）来获得总频率偏移。

公开(公告)号：KR1020040067707A

公开(公告)日：2004-07-30

申请号：KR1020030004940

申请日：2003-01-24

Applicant: 전자부품연구원

Inventor： 강성진 ,  조진웅 ,  박철희 ,  주민철 ,  홍대기 ,  서경학 ,  김명진

IPC: H04J13/12

CPC classification number: H04J13/004 ,  H04J13/0077 ,  H04L1/0041 ,  H04L1/0061

Abstract: PURPOSE: An envelope binary orthogonal modulation and demodulation system is provided to execute envelope binary orthogonal modulation for data so as to transmit the data at a mass data rate and a variable data rate. CONSTITUTION: An envelope binary orthogonal modulator consists of a serial/parallel converter(200), an envelope encoder(210), an orthogonal code generator(220), a plurality of binary orthogonal modulation parts(230,240,250,260), and a parallel combiner(270). The serial/parallel converter(200) converts in-phase or orthogonal phase serial data, separated from a signal splitter, into a data bit(b1), a group of data bits(b0-b2), or many groups of data bits((b0-b2),(b3-b5)(b6-b8)) according to a data rate control signal. The envelope encoder(210) combines many groups of data bits((b0-b2),(b3-b5)(b6-b8)) converted at the serial/parallel converter(200) respectively and generates a plurality of parity bits(r0,r1,r2). The orthogonal code generator(220) generates many groups of orthogonal codes((c0-c3)(c4-c7)(c8-c11)(c12-c15)). The binary orthogonal modulation parts(230,240,250,260) select their respective orthogonal codes among the orthogonal codes((c0-c3)(c4-c7)(c8-c11)(c12-c15)) according to many groups of data bits((b0-b2),(b3-b5)(b6-b8)) and the parity bits(r0,r1,r2) and adjust the codes. The parallel combiner(270) sums up the orthogonal codes, outputted from the binary orthogonal modulation parts(230,240,250,260), in parallel and generates envelope binary orthogonal modulation data.

Abstract translation: 目的：提供包络二进制正交调制和解调系统，对数据执行包络二进制正交调制，以便以大量数据速率和可变数据速率传输数据。 构成：包络二进制正交调制器由串并行转换器（200），包络编码器（210），正交码发生器（220），多个二进制正交调制部分（230,240,250,260）和并行组合器（270）组成 ）。 串行/并行转换器（200）将从信号分离器分离的同相或正交相位串行数据转换为数据位（b1），一组数据位（b0-b2）或许多数据位组 （b0-b2），（b3-b5）（b6-b8））。 包络编码器（210）分别组合在串行/并行转换器（200）处转换的许多数据位组（（b0-b2），（b3-b5）（b6-b8）），并产生多个奇偶校验位（r0 ，R1，R2）。 正交码产生器（220）产生许多正交码组（（c0-c3）（c4-c7）（c8-c11）（c12-c15））。 二进制正交调制部分（230,240,250,260）根据多组数据位（（b0-c3）（c4-c7）（c8-c11）（c12-c15））选择它们各自的正交码 b2），（b3-b5）（b6-b8））和奇偶校验位（r0，r1，r2）并调整代码。 并行组合器（270）并行地对从二进制正交调制部（230,240,250,260）输出的正交码求和，生成包络二进制正交调制数据。

公开(公告)号：KR100436207B1

公开(公告)日：2004-06-12

申请号：KR1020020034001

申请日：2002-06-18

Applicant: 전자부품연구원

Inventor： 조진웅 ,  송형규 ,  박철희 ,  홍대기 ,  주민철 ,  연규정

IPC: H04B1/10 ,  H04B7/26 ,  H04J3/00 ,  H04L27/00

Abstract: PURPOSE: A home RF system using channel estimation and DC offset compensation methods is provided to estimate a channel by using a TS(Training Sequence) field and a decision feedback method of a PDU, and to compensate for a DC offset by using the TS, thereby improving performance. CONSTITUTION: A transmission unit comprises as follows. A scrambler(100) changes a frequency. A symbolizer(200) symbolizes a bit-unit signal. An encoder(300) encodes a transmission signal. A TS field adder(400) adds a TS field to the transmission signal. An FSK(Frequency Shift Keying) modulator(500) changes a frequency of a high frequency current into a signal. A receiving unit comprises as follows. An FSK demodulator(600) compensates a DC offset. A decoder(700) decodes the encoded signal. A desymbolizer(800) desymbolizes the symbolized signal. A descrambler(900) restores the changed frequency.

Abstract translation: 目的：提供一种使用信道估计和DC偏移补偿方法的家庭RF系统，通过使用TS（训练序列）字段和PDU的判决反馈方法来估计信道，并通过使用TS来补偿DC偏移， 从而提高性能。 组成：传输单元如下。 扰频器（100）改变频率。 符号器（200）象征一个比特单位信号。 编码器（300）编码传输信号。 TS字段加法器（400）将TS字段添加到传输信号。 FSK（频移键控）调制器（500）将高频电流的频率改变为信号。 接收单元如下所述。 FSK解调器（600）补偿DC偏移。 解码器（700）对编码信号进行解码。 去象限器（800）去除符号化的信号。 解扰器（900）恢复改变的频率。

公开(公告)号：KR1020030097187A

公开(公告)日：2003-12-31

申请号：KR1020020034447

申请日：2002-06-20

Applicant: 전자부품연구원

Inventor： 주민철 ,  조진웅 ,  박철희 ,  홍대기 ,  연규정 ,  원윤재

IPC: H04L12/56

CPC classification number: H04W28/0236 ,  H04W28/18

Abstract: PURPOSE: A method for selecting packets according to a channel environment in a local area wireless PAN system is provided to satisfy a required peak throughput and a packet error rate by selecting packets corresponding to a channel state without lowering data transmission rate and spectrum efficiency. CONSTITUTION: One packet is exchanged between a master slot and a salve slot. The packet of a Bluetooth system is formed of an access code, a packet header, and a payload. A bit error rate is measured by the access code of the transmitted packet. A state of the channel is predicted by the measured bit error rate. The packet is selected by considering throughput and transmission delay of the Bluetooth system according to the predicted state of the channel.

Abstract translation: 目的：提供一种根据局域无线PAN系统中的信道环境选择数据包的方法，通过选择与信道状态相对应的数据包来满足所需的峰值吞吐量和数据包错误率，而不会降低数据传输速率和频谱效率。 构成：在主插槽和插槽之间交换一个数据包。 蓝牙系统的分组由接入码，分组报头和有效载荷构成。 误码率由发送包的接入码测量。 通过测量的位错误率来预测通道的状态。 根据信道的预测状态考虑蓝牙系统的吞吐量和传输延迟来选择分组。

公开(公告)号：KR100838523B1

公开(公告)日：2008-06-17

申请号：KR1020060119412

申请日：2006-11-30

Applicant: 전자부품연구원

Inventor： 백명선 ,  송형규 ,  강성진 ,  조진웅 ,  홍대기 ,  김용성 ,  김도훈 ,  김선희 ,  김녹원

IPC: H03G3/20

Abstract: 본 발명은 입력 신호의 이득을 조절하는 가변 이득 증폭부와, 상기 가변 이득 증폭부의 출력을 디지털 신호로 변조하는 ADC와, 상기 ADC의 출력을 입력받아 동기 정보를 추출하는 심볼 동기 발생부와, 프리앰블을 분할하고 분할된 상기 프리앰블에 대해서 상기 동기 정보를 기초로 상기 ADC 출력 신호 중에서 ADC 레벨의 최대치를 갖는 샘플 수를 카운트하는 최대치 샘플 계산부와, 상기 최대치 샘플 계산부에 의해서 계산된 최대치 샘플 수를 이용하여 상기 가변 이득 증폭부의 이득 조절값을 결정하는 이득 조절 신호 결정부와, 상기 이득 조절 신호 결정부에 의해서 계산된 상기 이득 조절값을 아날로그 신호로 변환하여 상기 가변 이득 증폭부에 전달하는 제어부를 포함하는 직교 주파수 분할 다중화 방식 무선 통신 시스템의 자동 이득 조절 장치에 관한 것이다.
본 발명에 따르면, 반복적으로 일정한 시간의 프리앰블 구간과 데이터 구간을 갖는 패킷 전송 방식의 OFDM 시스템에서 많은 샘플 수를 갖는 비교적 긴 길이의 프리앰블을 이용하여 수신되는 신호를 일정한 구간으로 분할하고 분할된 구간에 대해 전력의 이득을 자동으로 조정하여 하나의 프리앰블에서 여러 차례 전력의 이득 조절이 가능하게 되어 빠른 시간 내에 ADC 입력 단에 가장 적합한 신호 전력 레벨을 유지할 수 있다.
OFDM, 이득, 최대치 샘플 수, 프리앰블, 분할, 동기 정보

公开(公告)号：KR100765366B1

公开(公告)日：2007-10-10

申请号：KR1020050133767

申请日：2005-12-29

Applicant: 전자부품연구원

Inventor： 강성진 ,  조진웅 ,  김용성 ,  홍대기 ,  김도훈 ,  김선희

IPC: H04L27/26

Abstract: 본 발명은 패킷의 페이로드 구간의 데이터를 복조한 후 다시 변조하여 코드 트래킹을 위한 디스프레딩 코드로 사용함으로써 패킷의 페이로드 구간에서도 트래킹이 가능한 정진폭 다중 부호 이진 직교 변조/복조 방법 및 장치 및 이를 이용한 코드 트래킹 방법 및 장치에 관한 것이다. 본 발명에 따른 코드 트래킹 장치는 프리앰블 구간 및 페이로드 구간을 포함하는 수신 패킷을 트래킹하는 코드 트래킹 장치에 있어서, 상기 페이로드 구간의 데이터에 대하여 CACB 복조를 수행하는 CACB 복조부; 상기 CACB 복조부에서 복조된 페이로드 구간의 데이터에 대하여 CACB 변조를 수행하는 CACB 변조부; 상기 변조된 페이로드 구간에 대한 데이터와 상기 프리앰블 구간에 대한 알려진 CAZAC 시퀀스 중 어느 하나를 선택하여 출력하는 경로 선택부; 상기 경로 선택부의 출력과 상기 수신 패킷을 입력받아 상관값을 출력하는 상관부; 및 상기 상관부의 출력을 입력받아 타이밍 오류를 검출하는 타이밍 오류 검출부를 포함한다.

公开(公告)号：KR100765365B1

公开(公告)日：2007-10-09

申请号：KR1020050133766

申请日：2005-12-29

Applicant: 전자부품연구원

Inventor： 강성진 ,  조진웅 ,  김용성 ,  홍대기 ,  김도훈 ,  김선희

IPC: H04L25/12

Abstract: 본 발명은 수신 신호의 새츄레이션 횟수와 전력을 이용하여 안정적으로 수신 신호의 진폭 레벨을 제어할 수 있는 자동 이득 제어 장치 및 방법 및 이를 이용한 디지털 통신 시스템에 관한 것이다. 본 발명에 따른 자동 이득 제어 장치는 디지털 통신 시스템에서 수신한 수신 신호의 진폭 레벨을 제어하는 자동 이득 제어 장치에 있어서, RF 모듈을 통하여 수신된 수신 신호의 I채널 및 Q채널 신호를 각각 샘플링하여 생성된 이산 I채널 신호 및 이산 Q채널 신호를 입력받아 상기 이산 I채널 신호 및 이산 Q채널 신호가 소정의 새츄레이션 신호 레벨을 초과하는 횟수를 카운트하는 새츄레이션 카운트부; 상기 이산 I채널 신호 및 이산 Q채널 신호로부터 상기 수신된 수신 신호의 전력을 계산하는 전력 계산부; 및 상기 전력 계산부에 의해 계산된 수신 신호의 전력과 상기 초과 횟수를 멀티플라이하여 누적시키고 상기 누적된 값을 상기 RF 모듈의 이득 제어단에 입력하는 어큐물레이터부를 포함한다.

公开(公告)号：KR1020070070833A

公开(公告)日：2007-07-04

申请号：KR1020050133766

申请日：2005-12-29

Applicant: 전자부품연구원

Inventor： 강성진 ,  조진웅 ,  김용성 ,  홍대기 ,  김도훈 ,  김선희

IPC: H04L25/12

CPC classification number: H04L25/12 ,  H03G3/20 ,  H04B7/005

Abstract: A method and a system for an automatic gain control and a digital communication system using the same are provided to reliably control a magnitude level of a received signal by using a saturation number of the received signal and an electric power. An automatic gain control system includes a saturation counter(400), a power calculator(500), and an accumulator(600). The saturation counter samples I and Q channel signals from a received signal which is received through an RF(Radio Frequency) module, and receives discrete I and Q channel signals which are generated by sampling the I and Q channel signals. The saturation counter calculates the number of occurrences where signal levels of the discrete I and Q channel signals exceed a predetermined saturation signal level. The power calculator calculates the electric power of the discrete I and Q channel signals. The accumulator multiplies the power of the received signal by the counted result and applies the multiplied result to a gain control terminal of the RF module.

Abstract translation: 提供了一种用于自动增益控制的方法和系统以及使用该方法和系统的数字通信系统，以通过使用饱和数量的接收信号和电力可靠地控制接收信号的幅度电平。 自动增益控制系统包括饱和计数器（400），功率计算器（500）和累加器（600）。 饱和度计数器从通过RF（射频）模块接收的接收信号采样I和Q信道信号，并且接收通过对I和Q信道信号进行采样而产生的离散I和Q信道信号。 饱和度计算器计算离散I和Q通道信号的信号电平超过预定饱和信号电平的出现次数。 功率计算器计算离散I和Q通道信号的功率。 累加器将接收信号的功率乘以计数结果，并将相乘结果应用于RF模块的增益控制端。