公开(公告)号：KR101250672B1

公开(公告)日：2013-04-09

申请号：KR1020100122415

申请日：2010-12-03

Applicant: 한국과학기술원

Inventor： 하정석 ,  문재균 ,  오지은

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/20

Abstract: 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치를 공개한다. 플래시 메모리를 위한 격자 부호 변조에서 신호 성상으로 생성 가능한 모든 포인트로부터 사용하지 않는 포인트들을 제거함에 있어서 E-PH 패턴을 포함한 포인트를 우선적으로 제거하므로, 셀간 간섭이 크게 발생하는 E-PH 패턴으로 인한 오류율의 증가를 감소시켜 오류율의 이득을 얻을 수 있다.

公开(公告)号：KR1020120122234A

公开(公告)日：2012-11-07

申请号：KR1020110040285

申请日：2011-04-28

Applicant: 한국과학기술원

Inventor： 문재균 ,  하정석 ,  오지은

IPC: G11C29/42 ,  H03M13/41

CPC classification number: G11C29/40 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1072 ,  H03M13/41

Abstract: PURPOSE: A multilayer decoding circuit of a multi-dimensional trellis-RS concatenated code, a method thereof, an error correcting circuit for a flash memory device using the same, and the flash memory device are provided to improve error correction capability by preventing the transition of an error through multilayer decoding. CONSTITUTION: A first stage decoding unit(210) receives a part of trellis-RS(Reed-Solomon) concatenated code and outputs a first output data by successively performing a multidimensional demodulation, viterbi decoding, and RS decoding. A second stage decoding unit(230) output a second output data by RS-decoding after the remaining trellis-RS concatenated code is multi-dimensionally demodulated through the first output data. [Reference numerals] (200) Flash memory core; (210) First stage decoding unit; (211) First multi-directional demodulator; (213) Viterbi decider; (215) First RS decoder; (230) Second stage decoding unit; (231) Second multi-dimensional demodulator; (233) Second RS decoder

Abstract translation: 目的：提供多维网格-RS级联代码的多层解码电路，其方法，使用其的闪存器件的纠错电路和闪速存储器件，以通过防止转换来提高纠错能力 的错误通过多层解码。 构成：第一级解码单元（210）接收网格-RS（Reed-Solomon）级联代码的一部分，并通过连续执行多维解调，维特比解码和RS解码来输出第一输出数据。 第二级解码单元（230）在通过第一输出数据进行多维解调后，通过RS解码输出第二输出数据。 （附图标记）（200）闪存核心; （210）第一级解码单元; （211）第一多向解调器; （213）维特比决策者; （215）第一RS解码器; （230）第二级解码单元; （231）第二多维解调器; （233）第二RS解码器

公开(公告)号：KR102229923B1

公开(公告)日：2021-03-22

申请号：KR1020190071909

申请日：2019-06-18

Applicant: 한국과학기술원

Inventor： 문재균 ,  최병준 ,  손지용 ,  한동준

IPC: H04L29/08

Abstract: 본발명의실시예에따른네트워크상에서전자기기가합의된데이터를전송하는방법은, 상기네트워크상에참여하는상기전자기기를포함하는복수의전자기기의개수와상기복수의전자기기사이에서공유하기위한복수의데이터블록의개수를기초로생성된발생행렬을저장하는단계및 상기발생행렬을기초로상기복수의전자기기에포함되는타 전자기기와공유하기로합의한합의된데이터블록을상기타 전자기기에전송하는단계를포함할수 있다.

公开(公告)号：KR1020200144214A

公开(公告)日：2020-12-29

申请号：KR1020190071909

申请日：2019-06-18

Applicant: 한국과학기술원

Inventor： 문재균 ,  최병준 ,  손지용 ,  한동준

IPC: H04L29/08

Abstract: 본발명의실시예에따른네트워크상에서전자기기가합의된데이터를전송하는방법은, 상기네트워크상에참여하는상기전자기기를포함하는복수의전자기기의개수와상기복수의전자기기사이에서공유하기위한복수의데이터블록의개수를기초로생성된발생행렬을저장하는단계및 상기발생행렬을기초로상기복수의전자기기에포함되는타 전자기기와공유하기로합의한합의된데이터블록을상기타 전자기기에전송하는단계를포함할수 있다.

公开(公告)号：KR1020170089673A

公开(公告)日：2017-08-04

申请号：KR1020160010204

申请日：2016-01-27

Applicant: 엘지전자 주식회사 ,  한국과학기술원

Inventor： 이상림 ,  문재균 ,  이호재 ,  최민석 ,  김동재

IPC: H04L25/03 ,  H04L25/02 ,  H04L27/26

Abstract: 본발명은무선통신시스템에서신호를수신기로전송하는방법및 이를위한장치에관한것으로서, 상기수신기로부터참조신호를수신하는단계; 상기수신된참조신호에기초하여신호채널과간섭채널을추정하는단계; 상기추정된간섭채널에기초하여심볼간간섭(inter-symbol interference)정도를결정하고상기결정된심볼간간섭정도를특정임계값과비교하는단계; 상기결정된심볼간간섭정도가상기임계값보다작은경우인접한심볼들을특정길이만큼중첩시켜데이터신호를상기수신기로전송하는단계; 및상기결정된심볼간간섭정도가상기임계값보다큰 경우인접한심볼들이상기특정길이만큼중첩되지않도록상기데이터신호를상기수신기로전송하는단계를포함하는방법및 이를위한장치에관한것이다.

Abstract translation: 一种用于在无线通信系统中向接收机发送信号的方法和设备，所述方法包括：从所述接收机接收参考信号; 基于接收到的参考信号来估计信号信道和干扰信道; 基于估计的干扰信道确定符号间干扰程度并将所确定的符号间干扰程度与特定阈值进行比较; 如果所确定的符号间干扰程度小于所述阈值，则通过将相邻符号叠加预定长度来将数据信号发送到接收机; 并且如果所确定的符号间干扰度大于阈值，则将数据信号发送到接收器，使得相邻符号不被指定长度重叠。

公开(公告)号：KR1020170082205A

公开(公告)日：2017-07-14

申请号：KR1020160001318

申请日：2016-01-06

Applicant: 한국과학기술원

Inventor： 문재균 ,  최민석

IPC: H04L27/26 ,  H04L25/02

Abstract: 본발명에따른필터설계방법은, 다중캐리어통신에서, 정해진주파수대역외 OOB 래디에이션(out-of-band radiation) 전력을특정값 이하로낮추어주면서동시에기존다중경로채널과결합하여그보다더 적은수의경로를갖는주어진타겟과최소한의차이값을갖는새로운채널을만들어줄 수있는필터를설계한다. 이에의하여, 주파수대역외 OOB 전력을최소화하면서기존 OFDM이다중경로채널로인해필요로했던 CP(cyclic prefix) 혹은제로패딩(zero-padding)의길이를더 줄여시간효율을높일수 있다. 그리고, 주파수대역외 OOB 전력을최소화하면서기존 UFMC의필터링으로인해발생하는심볼길이증가에대비하여시간효율을높일수 있다. 나아가, 주파수대역외 OOB 전력을최소화하고, 기존 OFDM과 UFMC 대비시간효율을높이는동시에특정 CFO나 STO가발생한비동기환경에서성능을최대화할수 있다.

Abstract translation: 根据本发明，在多载波通信滤波器的设计过程，而在结合常规的多径信道降低的预定频带近海OOB自由基协商（出的带外辐射）功率低于某一值的同时的路径的数目较少比 我们设计了一个过滤器，可以创建一个与给定目标差异最小的新通道。 以这种方式，最小的频谱离岸OOB功率可以提升CP（循环前缀）或补零（零填充）uigil时间更通过减少所需的有效由于传统OFDM的信道路径。 另外，尽管使频带外的OOB功率最小化，但可以提高对由传统UFMC的滤波引起的符号长度增加的时间效率。 此外，与传统的OFDM和UFMC相比，它可以最小化带外OOB功率，提高时间效率，并在发生特定CFO或STO的异步环境中最大化性能。

公开(公告)号：KR1020170064312A

公开(公告)日：2017-06-09

申请号：KR1020150169936

申请日：2015-12-01

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 문재균 ,  노재형

IPC: G11C7/12 ,  G11C7/10 ,  H04L25/03

CPC classification number: G11C16/26 ,  G11C7/02 ,  G11C16/0483 ,  G11C16/08 ,  G11C29/42 ,  G11C29/4401

Abstract: 본기술은호스트(host)로부터요청(request)되는리드(read) 데이터및 라이트(write) 데이터를저장하는메모리장치; 및상기호스트의요청에따라상기리드데이터를상기호스트로제공하고, 상기라이트데이터를상기메모리장치로제공하며, 상기호스트로부터수신된리드커맨드에상응하여상기메모리장치로부터수신된리드데이터를등화하는복수의등화부들-n개이상의등화부들-이포함된컨트롤러를포함할수 있다.

Abstract translation: 本发明涉及存储从主机请求的读取数据和写入数据的存储设备; 和多个提供所读取的数据到主机的，提供了写数据到所述存储器装置，均衡从对应于从所述主机接收到的命令所读取的存储器单元接收所述读取数据，在主机的请求 可能包括-n或更多均衡器的均衡器。

公开(公告)号：KR1020160113001A

公开(公告)日：2016-09-28

申请号：KR1020160031601

申请日：2016-03-16

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 강순영 ,  문재균

IPC: G06F11/10 ,  G11C11/56 ,  G11C16/10 ,  G11C16/26 ,  H03M13/11

Abstract: 코드워드를변수노드에초기업데이트하는제1 단계; 원본패리티체크행렬에기초한디코딩을수행하는제2 단계; USC(Unsatisfied Syndrome Check)의개수가상기디코딩의문턱회수수행되는동안감소하지않으면, 상기 USC에대응하는 USC 노드를최상위노드로하는트리구조에서 2t번째레벨의체크노드중 선택된일부체크노드에대응하는상기원본패리티체크행렬의행들을더미데이터로변경하여수정패리티체크행렬을생성하는제3 단계; 상기수정패리티체크행렬에기초한체크노드업데이트및 변수노드업데이트로구성되는노드업데이트를수행하는제4 단계; 상기제2 내지 4 단계를 1 반복으로하여, 상기디코딩이성공일때까지상기 1 반복을소정회수반복하는제5 단계를포함하는 LDPC 디코더의동작방법이개시된다.

Abstract translation: 公开了一种LDPC解码器的操作方法，包括：将代码字初始更新到可变节点的第一步骤; 基于原始奇偶校验矩阵执行解码的第二步骤; 从具有对应于USC的不满足的校正子（USC）节点作为最重要节点的树结构，改变与从第2级的校验节点中选出的部分校验节点对应的原始奇偶校验矩阵的列的第3步骤， 如果在为解码的阈值数量执行的情况下USC的数量没有减少，则生成校正奇偶校验矩阵; 基于校正奇偶校验矩阵执行由校验节点更新和变量节点更新组成的节点更新的第四步骤; 以及将第二到第四步骤配置为一个重复周期的第五步骤，并且在解码成功之前重复预定数量的重复周期。 根据本发明的一个实施例，可以准确地读取存储在半导体存储器件的存储单元中的数据。

公开(公告)号：KR101554488B1

公开(公告)日：2015-09-21

申请号：KR1020130147101

申请日：2013-11-29

Applicant: 한국과학기술원

Inventor： 문재균 ,  최민석

IPC: H03M13/11

Abstract: 본발명은디코딩방법및 장치에관한것으로, 더욱상세하게는저밀도패리티체크코드(LDPC)의디코딩방법및 장치에관한것이다. 본발명의실시형태에따른저밀도패리티체크코드의디코딩방법은수신된코드워드(received codeword)를디코딩하여임시코드워드(tentative codeword)를생성하는임시코드워드생성단계; 상기임시코드워드가에러를포함하는지판별하는제1 에러판별단계; 상기임시코드워드가에러를포함하면, 미리설정된 LLR(Log Likelihood Ration)값보다큰 LLR값을갖는비트노드(bit node)의채널출력(channel output)값을최대로변경하는비트피닝(bit-pinning) 단계; 및상기임시코드워드를최대-합알고리즘(Max-Sum Algorithm)을사용하여디코딩하는디코딩단계;를포함한다.

公开(公告)号：KR101550762B1

公开(公告)日：2015-09-08

申请号：KR1020130146976

申请日：2013-11-29

Applicant: 한국과학기술원

Inventor： 문재균 ,  유근영

IPC: G11C29/42 ,  G11C16/08

CPC classification number: H03M13/2912 ,  G06F11/1012 ,  H03M13/1102 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/19 ,  H03M13/293 ,  H03M13/3761

Abstract: 본발명의연접오류정정장치는열방향과행방향으로배열된복수의블록에대해서상기열방향과상기행방향각각에대해서제1오류정정코드를적용하여열코드와행코드로구성된블록단위프로덕트코드로인코딩하는제1인코더; 및 K개의소스심볼을입력받아제2오류정정코드를적용하여 N-K개의패러티심볼을포함하는 N개의심볼로인코딩하는제2인코더를포함하며,상기 N개의심볼은상기복수의블록을구성하고, 여기서, K 및 N은자연수이다.

Abstract translation: 可以提供一种级联纠错装置，其包括：第一编码器，通过应用第一纠错码将由列方向和行方向排列的多个块编码成由列码和行码组成的块式产品代码 到列方向和行方向中的每一个的块; 以及第二编码器，其接收K个源符号，并向源符号应用第二纠错码，然后将其编码为包括N-K个奇偶校验符号的N个符号。 N个符号形成多个块。 K和N是自然数。